KR930008043B1 - Circuit for sensing automatically speed of terminal - Google Patents

Circuit for sensing automatically speed of terminal Download PDF

Info

Publication number
KR930008043B1
KR930008043B1 KR1019910008601A KR910008601A KR930008043B1 KR 930008043 B1 KR930008043 B1 KR 930008043B1 KR 1019910008601 A KR1019910008601 A KR 1019910008601A KR 910008601 A KR910008601 A KR 910008601A KR 930008043 B1 KR930008043 B1 KR 930008043B1
Authority
KR
South Korea
Prior art keywords
terminal
qmlr
output
speed
interrupt
Prior art date
Application number
KR1019910008601A
Other languages
Korean (ko)
Other versions
KR920022109A (en
Inventor
김정규
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019910008601A priority Critical patent/KR930008043B1/en
Publication of KR920022109A publication Critical patent/KR920022109A/en
Application granted granted Critical
Publication of KR930008043B1 publication Critical patent/KR930008043B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)
  • Character Input (AREA)

Abstract

A automatic recognizing circuit comprises the steps of: changing text data and its level through QMLR by interfacing via RS232C with terminals; inputting QMLR output to a second interrupt device; inputting the above-mentioned QMLR output opposite signals to the first interrupt device; operating the first and second interrupt device timer through a microprocessor; recogning the terminal's speed and test; receiving QMLR immobile data according to the test terminal speed; and changing the connect mode to the above-mentioned QMLR output of the switching section, non-switching section and the immobile data send/receive section. By using QMLR, there is a merit of enabling the terminals program to process data simultaneously.

Description

터미널 속도 자동 인식회로Terminal speed automatic recognition circuit

제 1 도는 종래의 방법 예시도.1 is a diagram illustrating a conventional method.

제 2 도는 본 발명의 구성도.2 is a block diagram of the present invention.

제 3 도는 본 발명의 동작 파형도.3 is an operational waveform diagram of the present invention.

제 4a 도는 본 발명의 흐름도.4a is a flow chart of the present invention.

제 4b 도는 제 4a 도의 S부분을 나타내는 도면FIG. 4B is a view showing a portion S of FIG. 4A

본 발명은 터미널 속도 인식 방법에 관한 것으로, 특히 최초에 입력되는 터미널의 문자(Character)로 부터 터미널의 데이터 전속 속도를 자동으로 인식할 수 있는 터미널 속도 자동 인식회로에 관한 것이다.The present invention relates to a terminal speed recognition method, and more particularly to a terminal speed automatic recognition circuit that can automatically recognize the data transfer speed of the terminal from the character (Character) of the terminal that is initially input.

일반적으로 터미널의 속도를 설정하기 위해서는 두가지의 방법이 이용되어 왔다. 첫 번째로 제 1a 도에 예를들어 도시한 바와 같이 다수의 스위치(SW1-SW4)의 상태를 변경하여 터미널의 속도를 설정하는 딥(dip) 스위치에 의한 방법이 있었다. 두 번째로 소프트웨어적인 지연에 의한 속도변경 방법이 있었는데, 제 1b 도에 도시한 바와 같이 마이크로 프로세서가 초기에 to 시점에서 하강에지를 검출한 후 소프트웨어적인 지연에 의해 데이터를 추출하였다.In general, two methods have been used to set the terminal speed. First, as shown in FIG. 1A, for example, there is a method by a dip switch that changes the state of the plurality of switches SW1-SW4 to set the speed of the terminal. Secondly, there was a method of changing the speed by software delay. As shown in FIG. 1B, the microprocessor initially detected the falling edge at the time of to, and then extracted the data by software delay.

그런데 전자의 방법은 딥 스위치를 사용하였으므로 조작상 불편한 단점이 있었고, 후자의 방법은 데이터를 체크하는 동안에는 프로그램이 별도의 다른 작업을 수행할 수 없는 단점이 있었다.By the way, the former method has a disadvantage of inconvenient operation because it uses a dip switch, the latter method has the disadvantage that the program can not perform other tasks while checking the data.

따라서 본 발명의 목적은 최초에 입력되는 터미널의 문자로부터 터미널의 데이터 전송 속도와 상기 문자를 자동으로 인식할 수 있는 터미널 속도 자동 인식 방법에 관한 것이다.Accordingly, an object of the present invention relates to a terminal speed automatic recognition method capable of automatically recognizing a data transmission speed of a terminal from a character of a terminal which is initially input.

이하 본 발명을 첨부한 도면을 참조하여 설명한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

제 2 도는 본 발명의 블록도로서, 터미널과의 인터페이스를 위한 RS-232C(30)와, 상기 RS_232C(30)의 출력단(RCV)에 접속되어 +12V를 0V로 변환하고 -12V를 5V로 변환하는 QMLR(Quad MDTL Line Receiver)(5)와, 상기 QMLR(5) 출력을 제 2 인터럽트 단자(INT1)로 입력하는 마이크로 프로세서(10)와, 비동기 데이터를 송수신하는 비동기 데이터 송수신부(20)와, 상기 QMLR(5)의 출력 데이터를 반전하여 상기 마이크로 프로세서(10)의 제 1 인터럽트단자(INTψ)로 공급하는 인버터(INV)와, 상기 마이크로 프로세서(10)의 제어를 받아 상기 QMLR(5) 출력단이나 저항(R)을 통한 전원공급단자(Vcc)쪽으로의 접속상태를 절환하는 스위칭부(SW)와, 상기 스위칭부(SW) 출력과 상기 비동기 데이터 송수신부(20)의 송신 출력을 논리 조합하는 앤드게이트(G1)와, 상기 앤드게이트(G1) 출력이 0V이면 +12V로 변환하고 +5V이면 -12V로 변환하여 상기 RS-232C(30)의 입력단(SEND)으로 전달하는 QMLD(Quad MDTL Driver)(6)로 구성한다.2 is a block diagram of the present invention, which is connected to an RS-232C 30 for interface with a terminal and an output terminal (RCV) of the RS_232C 30 to convert + 12V to 0V and -12V to 5V. A Quad MDTL Line Receiver (QMLR) 5, a microprocessor 10 for inputting the QMLR 5 output to the second interrupt terminal INT1, an asynchronous data transceiver 20 for transmitting and receiving asynchronous data, and Inverter INV which inverts the output data of the QMLR 5 and supplies it to the first interrupt terminal INTψ of the microprocessor 10 and the QMLR 5 under the control of the microprocessor 10. Logic combination of a switching unit (SW) for switching the connection state to the power supply terminal (Vcc) through an output terminal or a resistor (R), and the output of the switching unit (SW) and the asynchronous data transmission / reception unit (20). If the AND gate (G1) and the output of the AND gate (G1) is 0V, it is converted to + 12V and + 5V is It is composed of a QMLD (Quad MDTL Driver) 6 which converts the surface to -12V and transfers it to the input terminal SEND of the RS-232C 30.

제 3 도는 본 발명에 따른 동작 파형도로써, (3a)는 제 1 인터럽트단자(INTψ)의 상태를 나타낸 파형이고, (3b)는 제 2 인터럽트단자(INT1)의 상태를 나타낸 파형이다.(상기 두 인터럽트(INTψ, INT1)가 상승 에지일 때 인터럽트가 인에이블 됨.) 제 4a 도는 본 발명의 흐름도이고, 제 4b 도는 상기 (4a)의 S부분을 나타낸 것이다.3 is an operation waveform diagram according to the present invention, where 3a is a waveform showing the state of the first interrupt terminal INT, and 3b is a waveform showing the state of the second interrupt terminal INT1. Interrupt is enabled when two interrupts INT? And INT1 are rising edges.) FIG. 4A is a flowchart of the present invention, and FIG. 4B shows a part S of (4a).

상술한 구성에 의거 본 발명을 상세히 설명한다.The present invention will be described in detail based on the above configuration.

먼저 최초에 입력되는 문자를 "A"(41H)라고 가정한다. 상기 "A"의 신호 형태는 제 3 도에 도시한 바와 같다. 단, INTψ의 INV1은 상승 에지에서 인터럽트가 걸린다.First, it is assumed that the first character to be input is "A" 41H. The signal form of "A" is as shown in FIG. However, INV1 of INTψ interrupts on the rising edge.

한편 16비트 타이머의 입력 클럭은 1.9968㎒로 설정한다(이 값은 변경할 수 있다. 다만 가장 느린 300Bps일때 9비트 길이가 타이머 1개의 풀 카운트(full count)로 감당할 수 있어야 한다).On the other hand, the input clock of the 16-bit timer is set to 1.9968 MHz (this value can be changed, but at the slowest 300Bps, the 9-bit length must be able to handle the full count of one timer).

터미널의 키보드에서 "A"라는 문자를 입력할 경우 상기 문자 신호는 RS-232C(30)의 출력단(RCV)을 통해 QMLR(5)로 입력되어 레벨 변환된다. 상기 레벨 변환된 신호는 상기 마이크로 프로세서(10)의 제 2 인터럽트(INT1)와 비동기 데이터 송수신부(20)의 수신단자(RX)로 입력된다. 또한 상기 레벨 변환된 신호는 상기 인버터(INV)에서 반전된 다음 상기 마이크로 프로세서(10)의 제 1 인터럽트단자(INT0)로 인가된다. 상기 마이크로 프로세서(10)에서 최초의 "A" 문자를 체크하는 동안 터미널의 화면에 디스플레이될 수 있도록 상기 마이크로 프로세서 (10)의 컨트롤 단자(CTRL)를 논리적 로우상태로 하여 스위치(SW)의 Y0단자와 X0단자가 접속되도록 한다. 그 결과 상기 RS-232C (30)와 QMLR(5)와 스위치(SW) 및 RS-232C(30)를 거쳐 "A" 가 터미널로 반향(echo) 되도록 한다. 속도와 문자를 체크하는 동작 과정은 제 4 도에 도시한 바와 같은 수순을 거쳐 실시된다. 예를 들어 제 3 도의 인터럽트 파형도에서와 같이 t1 시점에서 제 2 인터럽트단자(INT1)에 인터럽트가 걸린후 t2시점에서 제 1 인터럽트단자(INTO)에 인터럽트가 걸리게 되면 이를 감지한 마이크로 프로세서(10)는 상기 인터럽트구간(t1-t2)동안 타이머를 구동하여 비트하나(D0)의 길이를 알아 전체 스피드를 추정할 수 있다. 그러므로 t1 시점에서 읽은 값(T1)이 6656일 경우 해당하는 속도는 하기한 [표1]에 나타낸 바와 같이 300이 된다. 여기서 상기 속도는 타이머 입력클럭 1.9968MHz를 기준해서 계산한 값이다.When the character "A" is input from the keyboard of the terminal, the character signal is input to the QMLR 5 through the output terminal RCV of the RS-232C 30 and level converted. The level-converted signal is input to the second interrupt INT1 of the microprocessor 10 and the receiving terminal RX of the asynchronous data transceiver 20. In addition, the level-converted signal is inverted in the inverter INV and then applied to the first interrupt terminal INT0 of the microprocessor 10. Y0 terminal of the switch SW with the control terminal CTRL of the microprocessor 10 in a logical low state so that the microprocessor 10 can be displayed on the screen of the terminal while checking the first "A" character. And X0 terminal are connected. As a result, "A" is echoed to the terminal via the RS-232C 30, the QMLR 5, the switch SW, and the RS-232C 30. The operation of checking the speed and the characters is carried out through the procedure as shown in FIG. For example, as shown in the interrupt waveform diagram of FIG. 3, the microprocessor 10 which detects an interruption to the first interrupt terminal INTO at a time t2 after the interruption is performed at the time point t1 to the second interrupt terminal INT1. By driving the timer during the interrupt period (t1-t2) it is possible to estimate the overall speed by knowing the length of one bit (D0). Therefore, when the value T1 read at time t1 is 6656, the corresponding speed becomes 300 as shown in Table 1 below. Here, the speed is calculated based on the timer input clock 1.9968 MHz.

[표 1]TABLE 1

한편 상기 마이크로 프로세서(10)에서 속도를 감지하면 데이터 버스를 통해 비동기데이터 송신부(20)에 이를 세팅한다. 또한 컨트롤단자(CTRL)를 하이 상태로 하여 상기 스위치(SW)의 접속 상태를 Y1 과 X0 가 연결되도록 절환한다. 그 결과 상기 앤드게이트(G1)의 한 입력단에 항상 하이 상태로 되어 상기 비동기 데이터 송수신부(20)의 송신단자(TX)로부터 출력되는 데이터는 그대로 QMLD(6)를 거쳐 레벨 변환된후 RS-232C(30)를 통해 터미널로 전송된다.Meanwhile, when the microprocessor 10 senses the speed, the microprocessor 10 sets the asynchronous data transmitter 20 through the data bus. In addition, the control terminal CTRL is turned high to switch the connection state of the switch SW so that Y1 and X0 are connected. As a result, the input terminal of the AND gate G1 is always in a high state, and the data output from the transmission terminal TX of the asynchronous data transmission / reception unit 20 is directly level converted via the QMLD 6 and then RS-232C. 30 is sent to the terminal.

다음으로 최초로 입력된 문자가 "A"인지를 판독하는 방법에 대해 설명한다.Next, a method of reading whether the first input character is "A" will be described.

문자인식 역시 두 인터럽트단자(INT0, INT1)의 상태를 체크함으로써 판독 가능하다. 왜냐하면 제 1 인터럽트단자(INY0)에 인터럽트가 걸린다는 것도 바로 앞의 입력상태가 하이 상태였음을 의미하고, 제 2 인터럽트단자(INT1)에 인터럽트가 걸렸다는 것은 바로 전의 상태가 로우상태였음을 의미하기 때문이다. 그러므로 제 3 도에 도시한 바와 같이 0 t1, t2, t3, t4 시점에서 상기 두 인터럽트단자(INT0, INT1)에 인터럽크가 걸리고 그때 측정한 값이 하기와 같은 조건을 만족할 시 0상태를 유지하는 D0-D5 비트 동안의 시간을 마이크로 프로세서(10)가 감지하여 D0와 D6비트가 1인 "A" 의 정확성 여부를 판독할 수 있게 된다. 즉 T2가 2T1 이고(Dψ=1), T3 가 7T1이며 T4 가 8T1이면(D6=1), "A"(=4TH)가 입력되었음을 알 수 있다.Character recognition can also be read by checking the status of two interrupt terminals (INT0, INT1). The interruption of the first interrupt terminal INY0 also means that the previous input state was high, and the interruption of the second interrupt terminal INT1 means that the previous state was low. Because. Therefore, as shown in FIG. 3, when the two interrupt terminals INT0 and INT1 are interrupted at time points 0 t1, t2, t3, and t4, when the measured values satisfy the following conditions, The microprocessor 10 senses the time during the D0-D5 bits to read the accuracy of "A" with D0 and D6 bits equal to one. That is, when T2 is 2T1 (Dψ = 1), T3 is 7T1 and T4 is 8T1 (D6 = 1), it can be seen that “A” (= 4TH) is input.

상기와 같은 방법을 이용할 경우에는 속도 체크시에도 프로그램은 다른 작업을 수행할 수 있으며, 비단 최초의 입력문자가 "A" 가 아니더라도 가능하다. 타이머 인터럽트는 입력 데이터가 비동기 아스키 데이터가 아니고, 연속된 하이 혹은 로우상태인 데이터가 잘못 입력되었을 때 이를 감지하기 위해서 사용된다. 타이머 입력 클럭은 65536 카운트시에 합계 시간이 9×1/300(=30ms)를 넘도록 설정되어져야 한다.In the case of using the method described above, the program can perform other tasks even when checking the speed, even if the first input character is not "A". The timer interrupt is used to detect when the input data is not asynchronous ASCII data and data is entered incorrectly in a continuous high or low state. The timer input clock should be set so that the total time exceeds 9x1 / 300 (= 30ms) at 65536 counts.

상술한 바와 같이 문자를 인식하고 속도를 체크하도록 함으로써 하드웨어가 단순해지는 이점이 있고, 인터럽트를 사용함으로써 구현이 용이하며 시간이 정확할 뿐만 아니라 속도 체크시 프로그램이 다른 일을 동시에 수행 가능한 이점이 있다.As described above, hardware can be simplified by recognizing a character and checking speed, and by using interrupts, it is easy to implement, accurate in time, and has the advantage that a program can simultaneously perform different tasks when checking speed.

Claims (1)

RS-232C(30)를 통해 터미날과 인터페이스하는 터미널 속도 자동 인식회로에 있어서, 상기 RS-232C(30)를 통해 터미널로부터 전송되는 문자 데이터와 레벨을 변환하는 QMLR (5)와, 상기 QMLR (5) 출력을 제 2 인터럽트단자(INT1)로 입력하고 상기 QMLR (5) 출력의 반전신호를 제 1 인터럽트단자(INT1)로 입력하여 상기 두 인터럽트단자(INT1, INT2)의 상태에 따라 타이머를 구동하여 터미널의 속도 및 문자를 인식하는 마이크로 프로세서(10)와, 상기 마이크로 프로세서(10)에 의해 세팅된 터미널 속도에 따라 상기 QMLR (5)를 통해 터미널로부터 비동기 데이터를 수신하고 상기 터미널은 재전송하는 비동기 데이터 송수신부(20)과, 상기 마이크로 프로세서(10)의 제어를 받아 상기 QMLR (5) 출력단이나 전원공급단자(Vcc) 쪽으로 접속상태를 절환하는 스위칭부(SW)와, 상기 스위칭부(SW) 출력과 상기 비동기 데이터 송수신부(20)의 송신출력을 논리 조합하는 앤드게이트(G1)와, 상기 앤드게이트(G1) 출력의 레벨을 변환하여 상기 RS-232C(30)를 통해 터미널로 전달하는 QMLR (6)로 구성함을 특징으로 하는 회로.A terminal speed automatic recognition circuit for interfacing with a terminal via an RS-232C (30), comprising: a QMLR (5) for converting text data and a level transmitted from a terminal through the RS-232C (30), and the QMLR (5). ) Input the output to the second interrupt terminal (INT1) and the inverted signal of the QMLR (5) output to the first interrupt terminal (INT1) to drive the timer according to the state of the two interrupt terminals (INT1, INT2) Asynchronous data to receive asynchronous data from the terminal via the QMLR (5) according to the terminal speed and the terminal speed set by the microprocessor (10) for recognizing the speed and characters of the terminal and the terminal retransmits Under the control of the transceiver 20 and the microprocessor 10, a switching unit SW for switching the connection state toward the output terminal or the power supply terminal Vcc of the QMLR 5, and the switching unit SW output. And an AND gate G1 for logically combining the transmission output of the asynchronous data transmission / reception unit 20, and a QMLR for converting the level of the AND gate G1 output to the terminal through the RS-232C 30 ( 6) a circuit characterized by consisting of.
KR1019910008601A 1991-05-27 1991-05-27 Circuit for sensing automatically speed of terminal KR930008043B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910008601A KR930008043B1 (en) 1991-05-27 1991-05-27 Circuit for sensing automatically speed of terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910008601A KR930008043B1 (en) 1991-05-27 1991-05-27 Circuit for sensing automatically speed of terminal

Publications (2)

Publication Number Publication Date
KR920022109A KR920022109A (en) 1992-12-19
KR930008043B1 true KR930008043B1 (en) 1993-08-25

Family

ID=19314975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008601A KR930008043B1 (en) 1991-05-27 1991-05-27 Circuit for sensing automatically speed of terminal

Country Status (1)

Country Link
KR (1) KR930008043B1 (en)

Also Published As

Publication number Publication date
KR920022109A (en) 1992-12-19

Similar Documents

Publication Publication Date Title
US5305449A (en) Keycode/pointing device conversion adapter which converts mouse motion signals into cursor signals by activating keyboard cursor keys
US4756006A (en) Bus transceiver
US5758073A (en) Serial interface between DSP and analog front-end device
KR880012044A (en) Data transmission rate detection method and apparatus
US5670958A (en) Remote control method and device
KR980007258A (en) I²C communication device using general purpose microcomputer
KR930008043B1 (en) Circuit for sensing automatically speed of terminal
US4198579A (en) Input circuit for portable electronic devices
KR960015245A (en) Bus Drives in Computer Interface
JPS6444144A (en) Circuit for avoiding competition of digital signals and method of avoiding competition of drivers
KR100306349B1 (en) Data communication systems and devices for them
US4347434A (en) Hand held data bus analyzer
US3530440A (en) Data processing system including controllable means for directly interconnecting the input and output units
JPS5920081B2 (en) object measuring device
JPS6230667B2 (en)
KR910000695Y1 (en) Parallel communication port driving circuit
KR970010635B1 (en) Circuit for controlling input/output on touch-panel interface unit
JPS5760865A (en) Integrated circuit device
KR0131894Y1 (en) Device varifying plc input/output contact point with trigger function
SU1631547A1 (en) Device providing interface between computer and external device
KR940009815B1 (en) Frequency detecting apparatus and method using directport of microcomputer
KR0126661Y1 (en) Program loader communication of controller
KR900000610B1 (en) Interface controlling device of line printer for computer system
JPH11355386A (en) Serial interface and modem using it
KR0137809B1 (en) Input method and input device by foot for personal computer

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070709

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee