KR930008023Y1 - Iris system having window circuit - Google Patents
Iris system having window circuit Download PDFInfo
- Publication number
- KR930008023Y1 KR930008023Y1 KR2019880009947U KR880009947U KR930008023Y1 KR 930008023 Y1 KR930008023 Y1 KR 930008023Y1 KR 2019880009947 U KR2019880009947 U KR 2019880009947U KR 880009947 U KR880009947 U KR 880009947U KR 930008023 Y1 KR930008023 Y1 KR 930008023Y1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- input terminal
- luminance signal
- signal
- inverting input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
Abstract
내용 없음.No content.
Description
제 1 도는 종래의 휘도신호 제어회로도.1 is a conventional luminance signal control circuit diagram.
제 2 도는 본 고안에 따른 휘도신호 윈도회로도.2 is a luminance signal window circuit diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
Y : 휘도신호 CP : 클램프펄스Y: luminance signal CP: clamp pulse
WBL : 윈도신호 MUX : 멀티플렉서WBL: Window signal MUX: Multiplexer
10 : 휘도신호 클램핑부 20 : 윈도부10: luminance signal clamping portion 20: window portion
30 : 증폭부 40 : 아이리스 구동회로30: amplifier 40: iris drive circuit
본 고안은 비디오 카메라에서 영상신호의 휘도신호를 측광하여 그 크기에 따라 렌즈의 조리개를 자동조절하는 역할을 하는 오토 아이리스 시스템에 관한 것으로서, 특히 피사체가 위치하는 화면의 일정부위, 대체로 화면 중앙부의 휘도신호만을 측광할 수 있도록 이 영상신호의 휘도신호를 윈도(Window) 시키는 휘도신호 윈도회로를 갖는 오토 아이리스 시스템에 관한 것이다.The present invention relates to an auto iris system for measuring the luminance signal of an image signal in a video camera and automatically adjusting the iris of a lens according to its size. An auto iris system having a luminance signal window circuit for windowing a luminance signal of this video signal so that only a signal can be metered.
피사체의 화상을 선명하게 재현하기 위해서는 적정한 노출이 필요하며 대부분의 비디오 카메라는 오토 아이리스식의 줌렌즈를 채용하고 있다. 이러한 오토 아이리스식 비디오 카메라는 카메라를 피사체에 향하게 하는 것만으로 렌즈의 조리개가 자동적으로 적절하게 조절되는데 이 조리개는 휘도신호에 의해 조절된다.Proper exposure is required to reproduce the subject's image clearly, and most video cameras employ an auto-iris zoom lens. The auto iris type video camera automatically adjusts the aperture of the lens automatically by simply pointing the camera at a subject, which is controlled by a luminance signal.
제 1 도는 휘도신호를 조절하기 위한 종래의 회로도로서, 트랜지스터(Q1∼Q3)와 다수의 저항들로 이루어진 차동증폭부(1)와 트랜지스터(Q4,Q5)와 다수의 저항들로 이루어진 클램핑부(2)로 구성되어 있다.FIG. 1 is a conventional circuit diagram for adjusting a luminance signal, and includes a differential amplifier 1 consisting of transistors Q 1 to Q 3 and a plurality of resistors, and transistors Q 4 and Q 5 and a plurality of resistors. It consists of the clamping part 2 which consists of.
카메라의 한 화면에 해당하는 휘도신호(Y)가 오토 아이리스 시스템에 입력되면 먼저 차동증폭부(1)에 의해 증폭되어지고 클램핑회로(2)에 의해 클램핑되어진 후 아이리스 구동회로에 인가되어진다. 아이리스 구동회로는 오토 아이리스 시스템에서 실제로 렌즈의 조리개를 구동시키는 출력단으로서, 한 화면을 구성하는 일정시간 동안 이 구동회로로 입력되어져 오는 신호의 크기를 합산하여 그 평균치를 끌어내고 그 평균치의 크기에 따라 조리개를 조절하는 회로이다.When the luminance signal Y corresponding to one screen of the camera is input to the auto iris system, it is first amplified by the differential amplifier 1 and clamped by the clamping circuit 2 and then applied to the iris driving circuit. The iris driving circuit is an output stage that actually drives the iris of the lens in the auto iris system. The iris driving circuit sums the magnitudes of the signals inputted to the driving circuit for a certain time constituting a screen and derives the average value according to the average value. It is a circuit for adjusting the iris.
즉 제 1 도와 같은 휘도신호(Y) 조절회로를 갖는 종래의 오토 아이리스 시스템은 카메라의 한 화면 전체에 해당하는 휘도신호(Y)를 검출하여 증폭, 클램핑한 후 그 평균치에 따라 조리개를 구동시키는 방식으로서 다음과 같은 문제점이 있다.That is, the conventional auto iris system having the luminance signal Y control circuit as shown in FIG. 1 detects, amplifies and clamps the luminance signal Y corresponding to the entire screen of the camera, and drives the aperture according to the average value. There are the following problems.
만일 피사체의 주위가 특히 밝거나 어두울 경우에, 이 주위의 휘도신호에 의해 한 화면의 휘도신호 평균치는 피사체 부근의 휘도신호에 비해 작아지거나 커질 것이므로 피사체에 중점을 두어 조리개를 구동하기가 어려운 문제점이 있다. 또한 종래의 회로는 트랜지스터(Q1~Q5)의 스위칭에 의해 스파이크 노이즈등이 발생하기 때문에 아이리스 구동시에 오동작이 발생되는 문제점이 있다.If the surroundings of the subject are particularly bright or dark, the luminance signal average on one screen will be smaller or larger than the luminance signal around the subject, which makes it difficult to focus on the subject. have. In addition, in the conventional circuit, since spike noise and the like are generated by switching the transistors Q 1 to Q 5 , there is a problem that a malfunction occurs during iris driving.
따라서 본 고안은 이와 같은 문제점을 해소하고자 고안된 것으로, 피사체가위치하는 화면의 일정부분에 해당하는 휘도신호만이 아이리스 구동회로에 인가되도록 휘도신호를 윈도(Window) 즉 선택, 통과시키고 또한 스파이크 노이즈등이 없는 회로를 제공하는 데 그 목적이 있다.Therefore, the present invention is designed to solve such a problem, and selects and passes a luminance signal through a window, that is, a spike noise, so that only a luminance signal corresponding to a certain portion of the screen where the subject is located is applied to the iris driving circuit. The purpose is to provide a circuit without this.
이와 같은 목적을 달성하기 위하여 본 고안은 먼저 오토 아이리스 시스템으로 인가되는 카메라의 휘도신호를 클램핑 시킨뒤 이 신호를 피사체가 위치하는 화면의 일정부분에서만 펄스가 발생하는 윈도신호로써 윈도시키고 이 윈도신호에 의해 선택통과된 신호를 연산증폭기를 이용하여 증폭시켜서 아이리스 구동회로로 출력되도록 구성되어 있다.In order to achieve the above object, the present invention first clamps the luminance signal of the camera applied to the auto iris system, and then windows the signal as a window signal in which a pulse is generated only at a certain part of the screen where the subject is located. And amplified by the operational amplifier to be output to the iris drive circuit.
이하 본 고안의 구성 및 작용, 효과를 제 2 도에 의거 상세히 설명한다.Hereinafter, the configuration, operation, and effects of the present invention will be described in detail with reference to FIG. 2.
제 2 도는 오토 아이리스 시스템의 입력단으로서 본 고안에 따른 휘도신호 윈도회로이다. 휘도신호(Y)의 입력 단자에는 저항(R1)과 캐패시터(C1)로 이루어진 저역필터가 접속되고 그 저역필터의 출력단자에는 트랜지스터(Q10)의 베이스단자가 접속되어 버퍼로 동작하며 이 트랜지스터(Q10)의 베이스단자에는 캐패시터(C2)가 접속되어 교류성분만을 통과시키고 또 이 캐패시터(C2)의 타측단자에는 클램프펄스(CP)에 의해 턴온되는 트랜지스터(Q30)의 에미터단자가 접속되어 접점(A)에서 이 클램프펄스(CP)에 의해 교류성분의 신호가 클램핑되어지도록 된 휘도신호 클램핑부(10), 이 휘도신호 클램핑부(10)의 접점(A)에는 연산증폭기(OP1)의 반전입력단자(-)가 접속되고 그 비반전입력단자(+)에는 저항(R6)을 거쳐 접지되어 있으며 그 차동전압을 증폭시켜 외부의 아이리스 구동회로(40)로 출력시키는 증폭부(30), 그리고 이 증폭부(30)의 반전입력단자(-)에 멀티플렉서(MUX)의 일측 입력단자(INP1)가 접속되고 그 멀치플렉서(MUX)의 출력단자(OUT)에는 연산증폭기(OP1)의 비반전입력단자(+)가 바로 접속되며 멀티플랙서(MUX)의 제어단자로 인가되는 윈도신호(WBL)가 L레벨일때 그 입력단자(INP1)와 출력단자(OUT)가 접속되어 연산증폭기(OP1)의 반전입력단자(-)와 비반전입력단자(+)가 접속되므로써 휘도신호 클램핑부(10)로 부터 출력되는 신호를 차단시키는 윈도우(20)로 구성되어 있다.2 is a luminance signal window circuit according to the present invention as an input terminal of an auto iris system. A low pass filter made of a resistor R 1 and a capacitor C 1 is connected to an input terminal of the luminance signal Y, and a base terminal of the transistor Q 10 is connected to an output terminal of the low pass filter to operate as a buffer. The capacitor C 2 is connected to the base terminal of the transistor Q 10 so as to pass only an alternating current component, and the emitter of the transistor Q 30 turned on by the clamp pulse CP to the other terminal of the capacitor C 2 . The operational signal amplifier is connected to the luminance signal clamping unit 10 in which a terminal is connected to clamp an AC component signal by the clamp pulse CP at the contact point A, and the contact A of the luminance signal clamping unit 10. The inverting input terminal (OP) of (OP 1 ) is connected, and the non-inverting input terminal (+) is grounded through a resistor (R 6 ), and amplifies the differential voltage to output to the external iris driving circuit 40. An amplifier 30 and an inverting input terminal of the amplifier 30; (-) have one input terminal (INP 1) of the multiplexer (MUX) connected to and that far chipeul Lexus (MUX) the output terminal (OUT) there is a non-inverting input terminal (+) of the operational amplifier (OP1) directly connected to the When the window signal WBL applied to the control terminal of the multiplexer MUX is L level, the input terminal INP1 and the output terminal OUT are connected to each other so that the inverting input terminal (-) of the operational amplifier OP 1 and The non-inverting input terminal (+) is connected to constitute a window 20 for blocking the signal output from the luminance signal clamping section (10).
이와같이 구성된 본 고안의 동작관계를 실시예를 들어 설명한다.An operation relationship of the present invention configured as described above will be described with reference to embodiments.
휘도신호(Y)가 오토 아이리스 시스템으로 입력되면 일단 그 입력단인 휘도신호 윈도회로를 거쳐서 오토 아이리스 구동회로(30)로 인가되어지는데, 이 휘도신호(Y)는 먼저 휘도신호 클램핑부(10)에 인가되어진다. 휘도신호 클램핑부(10)에 인가되는 휘도신호(Y)는 저항(R6)과 캐패시터(C1)로 이루어진 저역필터회로에 의해 필터링된 후 트랜지스터(Q10)의 버퍼를 거쳐 직류성분을 차단하고 그 교류성분만을 통과시키는 특성을 갖는 캐패시터(C2)에 인가되어 그 교류성분만이 접점(A)으로 통과하게 된다. 한편 트랜지스터(Q30)의 베이스단자에는 클램프펄스(CP)가 인가되고 있는데 이 클램프펄스(CP)는 수평동기신호 주기의 펄스신호로서 그 H레벨에서 트랜지스터(Q30)를 턴온시키게 되고 트랜지스터(Q20)가 턴온되면 트랜지스터(Q30)와 저항(R2,R7)에 의해 직류전압이 발생되어 접점(A)에 인가되어진다. 즉 수평동기신호의 주기마다 클램프펄스(CP)가 발생하여 캐패시터를 통과한 휘도신호(Y)의 교류성분을 일정레벨로 클램핑시키게 되는 것이다.When the luminance signal Y is input to the auto iris system, the luminance signal Y is first applied to the auto iris driving circuit 30 via the luminance signal window circuit, which is first applied to the luminance signal clamping unit 10. Is authorized. The luminance signal Y applied to the luminance signal clamping unit 10 is filtered by a low pass filter circuit composed of a resistor R 6 and a capacitor C 1 , and then blocks a DC component through a buffer of the transistor Q 10 . And it is applied to the capacitor (C 2 ) having the characteristic of passing only the alternating current component, only the alternating current component passes through the contact (A). On the other hand, the clamp pulse CP is applied to the base terminal of the transistor Q 30. The clamp pulse CP is a pulse signal of a horizontal synchronous signal period, which turns on the transistor Q 30 at the H level, and the transistor Q 30 . When 20 ) is turned on, a DC voltage is generated by the transistor Q 30 and the resistors R 2 and R 7 and applied to the contact A. That is, the clamp pulse CP is generated for each period of the horizontal synchronous signal to clamp the AC component of the luminance signal Y passing through the capacitor to a predetermined level.
휘도신호 클램핑부(10)의 출력신호는 저항(R4)을 거쳐 연산증폭기(OP1)의 반전입력단자(-)에 인가되고 그 비반전입력단자(+)는 저항(R6)을 거쳐 접지되어 있어 두 입력단자의 차동전압 즉 휘도신호 클램핑부(10)로부터 출력되는 신호가 증폭되어 외부의 오토 아이리스 회로(40)로 출력하게 되는데, 한편 이 증폭부(30)로 인가되는 휘도신호 클램핑부(10)의 출력신호는 윈도우(20)에 의해 선택되어 통과되어진다.The output signal of the luminance signal clamping unit 10 is applied to the inverting input terminal (-) of the operational amplifier OP 1 via the resistor R 4 and the non-inverting input terminal (+) is passed through the resistor R 6 . Since it is grounded, the differential voltage of the two input terminals, that is, the signal output from the luminance signal clamping unit 10 is amplified and output to the external auto iris circuit 40. Meanwhile, the luminance signal clamping applied to the amplification unit 30 is performed. The output signal of the unit 10 is selected by the window 20 and passed through.
윈도부(20)의 멀티플렉서(MUX)로 인가되는 윈도신호(WBL)는 피사체가 존재하는 일정범위의 화면크기에서만 H레벨의 펄스가 발생되도록 그 펄스폭을 맞추고 그 주기는 수평동기신호의 주기와 같도록 하여 발생시키는 신호로서 별도의 펄스발생기에서만 만들어지며, 이는 카메라회로에서 사용되는 펄스 전체를 만드는 부분으로 고주파 발진회로와 분주기로서 구성된다. 이렇게 발생되는 윈도신호(WBL)가 L레벨이면 멀티플렉서(MUX)의 출력단자(OUT)가 입력단자(INP1)에 접속되어 연산증폭기의 반전입력단자(-)와 비반전입력단자(+)가 접속되므로써 그 차동전압이 “0”이 되어 출력신호가 “0”이 되고, 윈도신호(WBL)가 H레벨이면 출력단자(OUT)가 입력단자(INP2)에 접속되어 휘도신호 클램핑부(10)로 부터 출력되는 신호를 그대로 증폭부(30)로 통과시켜 주어 증폭부(30)에서 증폭되어지도록 한다. 즉 윈도부(20)는 휘도신호 클램핑부(10)로부터 출력되는 신호를 윈도신호(WBL)L레벨 구간에서는 차단시키고 H레벨 구간에서는 그대로 통과시켜주는 것이다.The window signal WBL applied to the multiplexer MUX of the window unit 20 adjusts the pulse width so that a pulse of H level is generated only in a range of screen sizes in which a subject exists. It is a signal that is generated to be the same and is made only in a separate pulse generator. It is a part that makes the whole pulse used in the camera circuit and is composed of a high frequency oscillation circuit and a divider. When the generated window signal WBL is at L level, the output terminal OUT of the multiplexer MUX is connected to the input terminal INP 1 so that the inverting input terminal (-) and the non-inverting input terminal (+) of the operational amplifier are connected. By the connection, the differential voltage becomes "0" and the output signal becomes "0". If the window signal WBL is H level, the output terminal OUT is connected to the input terminal INP 2 and the luminance signal clamping section 10 By passing the signal output from the amplification unit 30 as it is to be amplified in the amplification unit (30). That is, the window unit 20 blocks the signal output from the luminance signal clamping unit 10 in the window signal WBL L level section and passes the signal in the H level section as it is.
이와 같이 휘도신호(Y)는 클램프펄스(CP)에 의해 일정 주기에서 클램핑되고 윈도신호(WBL)에 의해 일정범위의 구간에서 선택되어 통과되며, 통과된 신호만이 증폭되어 외부의 아이리스구동회로(40)에 인가되어진다.As such, the luminance signal Y is clamped at a predetermined period by the clamp pulse CP, and selected and passed in a predetermined range by the window signal WBL, and only the passed signal is amplified to provide an external iris driving circuit ( 40).
결국 본 고안은 카메라의 한 화면중 피사체가 위치하는 일정범위의 휘도신호만을 적절히 클램핑하고 증폭시켜 아이리스 구동회로에 인가시켜주는 것이므로 본 고안에 의하면 화면의 전체가 아니라 피사체가 위치하는 일정범위에 중점을 두어 조리개의 렌즈를 구동시킬 수 있는 것이다.As a result, the present invention clamps and amplifies only a certain range of luminance signals of a subject in the camera to the iris driving circuit. Therefore, the present invention focuses on a certain range of the subject, not the entire screen. It is possible to drive the lens of the aperture.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880009947U KR930008023Y1 (en) | 1988-06-27 | 1988-06-27 | Iris system having window circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880009947U KR930008023Y1 (en) | 1988-06-27 | 1988-06-27 | Iris system having window circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900001952U KR900001952U (en) | 1990-01-19 |
| KR930008023Y1 true KR930008023Y1 (en) | 1993-11-30 |
Family
ID=19276726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880009947U KR930008023Y1 (en) | 1988-06-27 | 1988-06-27 | Iris system having window circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008023Y1 (en) |
-
1988
- 1988-06-27 KR KR2019880009947U patent/KR930008023Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900001952U (en) | 1990-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0437945B1 (en) | Clamp circuitry | |
| JP2869761B2 (en) | Video transition enhancement device and enhancement method | |
| KR930008023Y1 (en) | Iris system having window circuit | |
| JPH0479482A (en) | Black level correction circuit | |
| KR19980042943A (en) | Drive control circuits and drive control methods and electronics | |
| KR950009562Y1 (en) | Shutter mode control circuit of a video camera | |
| JPH0817457B2 (en) | Video camera automatic contrast adjustment circuit | |
| KR920004814Y1 (en) | Rf(radio frequency) automatic gain control circuit | |
| KR940007799Y1 (en) | Amending circuit for brightness-change | |
| JPH0576829B2 (en) | ||
| KR890000780B1 (en) | The automatic control method of the iris for the camera | |
| KR0173769B1 (en) | Cut-off frequency control device of optic disk | |
| KR930003241Y1 (en) | Autoreverse light compensation circuit | |
| JP3022030B2 (en) | Clamp circuit | |
| KR930008653B1 (en) | Time delay comparision noise detecting circuit | |
| KR940002756Y1 (en) | Squelch circuit | |
| KR900004347Y1 (en) | Line relative detecting circuit of monitor | |
| KR930001118Y1 (en) | Iris driving circuit | |
| KR200162792Y1 (en) | An outline correcting circuit of a supervisory camera | |
| JPH0815317B2 (en) | Imaging device | |
| KR930002367Y1 (en) | Reverse-light compensative circuit | |
| JPS6326167A (en) | Picture quality correction circuit | |
| JPS6225014Y2 (en) | ||
| JPH03132172A (en) | Signal processing circuit for automatic focus device | |
| KR920000355Y1 (en) | Noise remove circuit of black level or white level |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19981029 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |