KR930007985B1 - 고전압 안정화회로 - Google Patents

고전압 안정화회로 Download PDF

Info

Publication number
KR930007985B1
KR930007985B1 KR1019910008420A KR910008420A KR930007985B1 KR 930007985 B1 KR930007985 B1 KR 930007985B1 KR 1019910008420 A KR1019910008420 A KR 1019910008420A KR 910008420 A KR910008420 A KR 910008420A KR 930007985 B1 KR930007985 B1 KR 930007985B1
Authority
KR
South Korea
Prior art keywords
output
voltage
high voltage
coil
pulse
Prior art date
Application number
KR1019910008420A
Other languages
English (en)
Other versions
KR920022823A (ko
Inventor
김원식
Original Assignee
삼성전기 주식회사
황선두
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사, 황선두 filed Critical 삼성전기 주식회사
Priority to KR1019910008420A priority Critical patent/KR930007985B1/ko
Publication of KR920022823A publication Critical patent/KR920022823A/ko
Application granted granted Critical
Publication of KR930007985B1 publication Critical patent/KR930007985B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/185—Maintaining dc voltage constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)
  • Television Receiver Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

내용 없음.

Description

고전압 안정화회로
제 1 도는 종래의 회로도.
제 2 도는 본 발명의 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : 입력펄스부 20 : 입력보상부
30 : 출력검출부 40 : 입력검출부
50 : 펄스발생부 60 : 출력보상부
본 발명은 플라이백 트랜스포머의 고압출력 변동을 안정화 시키기 위한 고전압 안정화 회로에 관한 것이다. TV세트나 모니터의 CRT의 고해상도화에 따라 플라이백 트랜스포머의 고압출력의 안정화가 특별히 요구된다. 플라이백 트랜스포머의 고압출력은 화면의 밝기에 따라 변환하는데, CRT화면이 밝은 경우는 전자 비임이 증가하여 고압출력이 떨어지게 되고 CRT화면이 어두운 경우에는 전자비임이 줄어들어 고압출력이 증가하게 된다. 이러한 플라이백 트랜스포머의 출력변화는 편향감도를 변화시켜 수평진폭(화면진폭)이 변화하게 되며 화상의 왜곡을 가져오게 된다.
그러므로 고행상도 모니터나 PIP타입 TV세트에서는 플라이백 트랜스포머의 출력안정화가 매우 중요하게 되며, 정지된 화상보다는 움직이는 화상에서 상기한 화상왜곡현상등이 심하게 나타나게 된다. 정지된 화상에서의 고압변동은 스태틱 레귤레이션, 동적인 화사에서의 고압변동은 다이내믹 레귤레이션이라 하는데 본 고안에서는 전자 및 후자를 모두 만족시킬 수 있는 안정화를 위한 주변 매칭회로 재구성을 제안하고 있다.
지금까지 채택되고 있던 기존의 고압안정화 회로중에는 제 1 도에서 도시하고 있는 바와같은 회로가 있다. 여기에서 보면 파우트랜스(T1)의 입력코일(L1)에는 입력펄스부(10)와 입력보상부(20)가 연결되고, 파워트랜스(T1)의 출력코일(L2)에 다이오드(D4)와 콘덴서(C5)의 정류 및 평활회로와 브리더저항(R1) 및 분압저항(R2)에 의한 출력검출부(30)가 연결되고 있다.
상기 입력펄스부(10)는 수평출력 트랜지스터(Q1) 댐핑다이오드(D1)와 공진콘덴서(C1)와 S커브 보정콘덴서(C2)와 수평편향코일(L1)로 구성되며 입력펄스에 따라 B+전압을 파워트랜스(T1)의 입력코일(L1)에 공급하게 된다.
상기 입력보상부(20)는 출력검출부(30)의 검출신호로 제어되는 트랜지스터(Q2)와 이 트랜지스터(Q2)의 온/오프 제어에 따라 다이오드(D2, D3)에 의한 콘덴서(C3, C4)의 합성용량값이 선택되게 된다.
가령, 출력검출부(30)의 브리터저항(R1)과 분압저항(R2)에 의한 정상치 이상의 고압검출신호에 의해서 입력보상부(20)의 트랜지스터(Q2)가 온되면 입력보상부(20)의 용량은 콘덴서(C3)의 값만으로 결정되고, 이 콘덴서(C3)와 입력펄스부(10)의 공진콘덴서(C1)의 합성용량을 통하여 공진주파수가 변하게 되므로 고압출력전압이 낮추어지게 된다.
반대로, 출력검출부(30)에 의한 정상치 미만의 고압검출신호인 경우에는 입력보상부(20)의 트랜지스터(Q2)가 오프되므로, 이때의 입력보상부(20)의 합성용량은 콘덴서(C3, C4)의 직렬연결 회로로 결정되고, 이 합성용량과 입력부펄스(10)의 공진콘덴서(C1)의 용량이 합성되어 입력펄스의 공진주파수가 변하여 고압출력이 증가되게 된다.
그러나 이와같은 기존의 고압안정화 회로에서는 출력고압보정이 입력보상부(20)의 단순한 트랜지스터 스위칭에만 의존하게 되어 있기 때문에, 플라이백 트랜스포머, 즉 파워트랜스(T1)의 입력측 플라이백 펄스파형의 첨두치 변화밖에 기대할 수 밖에 없어, 정교한 고압안정화 효과를 얻을 수 없게 된다.
특히 앞에서 기술한 다이내믹 레귤레이션 특성에서 문제점이 나타나게 된다.
본 발명은 입력측 플라이백 펄스와 출력측 고압검출신호를 이용하여 플라이백 트랜스포머의 출력측을 직접보상해 줌으로써 고압안정화, 특히 동적 레귤레이션 특성을 향상시킬 수 있는 고전압 안정화 회로를 제안한다.
이하 첨부된 도면을 참고로하여 본 발명을 설명하면 다음과 같다.
제 2 도에서 보이고 있는 바와같이 본 발명은 파워트랜스(T1)의 1차코일(L1)에 B+전압펄스를 공급하는 입력펄스부(10)와, 2차코일(L2)의 고압을 정류하고 평활하는 다이오드(D4), 콘덴서(C5) 그리고 브리더저항(R1), 분압저항(R2)으로 된 출력검출부(30)와, 3차코일(L3)의 플라이백 펄스를 네가티브 정류하는 입력검출부(40)와, 상기 출력검출부(30) 및 입력검출부(40)의 합성검출전압레벨에 펄스를 실어 출력하는 펄스발생부(50)와, 상기 펄스발생부(50)의 펄스출력에 따라 2차코일(L2)측 스타트점으로 보상전압을 공급하는 출력보상부(60)로 구성한다.
상기 입력검출부(40)는 3차코일(L3)에 유기된 플라이백 펄스가 저항(R3)을 다이오드(D5)와 콘덴서(C6)로 네가티브 정류된 후 저항(R4-R6)을 통하여 출력되게 구성한다. 여기에서 저항(R5)은 -DC바이어스 전압 레벨조정용 가변저항이다.
상기 펄스발생부(50)은 4차코일에 코일(L5)과 콘덴서(C7)를 연결하여 사인파형이 출력되게 구성한다.
상기 출력보상부(60)는 펄스발생부(50)의 출력이 제너다이오드(ZD1, ZD2)로 안정화되어 FET(F1)에 입력되게 연결하고, 이 FET(F1)의 출력은 스위칭다이오드(D6, D7)에 의해 공진콘덴서(C8, C9)의 합성용량으로 공진되어 보조트랜스(T2)의 1차코일(L6)측에 입력되게 연결하고, 보조트랜스(T2)의 1차코일(L6)에 B+펄스공급을 트랜지스터(Q3), 댐핑다이오드(D8) 및 공진콘덴서(C10)에 의해 제어되게 연결하고, 상기 보조트랜스(T2)의 2차코일 출력전압은 다이오드(D9)와 콘덴서(C11)로 정류 및 평활되어 파워트랜스(T1)의 2차코일(L2)스타트쪽으로 인가되게 연결하여 구성한다.
이와같이 구성된 본 발명의 작용 및 효과를 설명하면 다음과 같다.
제 2 도에서, 입력펄스부(10)에 의해 파워트랜스(T1)의 1차코일(L1)에 B+펄스가 공급되면 2차코일(L2)에 유도고전압이 나타나고, 이 전압은 다이오드(D4)와 콘덴서(C5)로 정류 및 평활되어 CRT의 애노드측에 고압으로 출력된다. 이때 파워트랜스(T1)의 3차코일(L3)에 플라이백 펄스가 나타나게 되며, 이 펄스는 입력검출부(40)의 다이오드(D5)와 콘덴서(C6)로 네가티브 정류되어 저항(R4-R6)을 통한후 그 출력측에서 -DC충방전이 일어나게 된다. 이때 입력검출부(40)의 출력레벨은 가변저항(R5)으로 조절가능하게 된다.
한편 고압출력측에 연결된 출력검출부(30)에서는 다이내믹하게 변하는 화면의 화상변화에 따른 고압변동분이 순간순간 피이드백 되어 상기 입력검출부(40)의 -DC전압과 합성된다.
여기에서 -DC바이어스 전압이 얻어지게 되며, 이 -DC바이어스 전압은 고압출력이 높으면 따라서 높아지고, 고압출력이 낮으면 따라서 낮아지게 된다. 또한 바이어스 레벨은 앞에서 설명한 바와같이 가변저항(R5)을 통하여 조절할 수 있다.
상기와 같이 입력검출부(40)와 출력검출부(30)의 검출전압에 의해 얻어진 -DC바이어스 전압은 펄스발생부(50)의 4차코일(L4) 및 콘덴서(C7)사이에 전달된다.
상기 펄스발생부(50)는 코일(L5)과 콘덴서(C7)에 의해 사인파를 출력하게 되며, 이 사인파 출력은 앞에서 기술한 -DC바이어스 전압에 실려 출력보상부(60)의 제어다이오드(ZD1, ZD2)를 거친후 FET(F1)의 게이트에 걸리게 된다.
결국 FET(T1)는 -DC바이어스 전압에 실린 사인파형으로 온/오프하게 되는데, 상기 -DC바이어스 전압변화에 따라 온 타임이 변하게 된다. 그러므로 트랜지스터(Q3)의 입력펄스가 하이레벨일 때 공진콘덴서(C9)는 그라운드되고 공진콘덴서(C10)는 기능을 상실하므로 이때의 공진용량은 공진콘덴서(C8, C9)의 합성용량으로 되며, 트랜지스터(Q3)의 입력펄스가 로우레벨이면 공진콘덴서(C7-C10) 합성용량에 의한 공진주파수의 변화가 얻어진다.
즉, FET(T1)의 온타임 조절에 의해 트랜지스터(Q3)의 공진용량값이 시간적으로 변화하게 되며 이는 곧 트랜지스터(Q3)의 콜렉터 펄스의 첨두파형을 변화시켜 보조트랜스(T2)의 1차코일(L6)에 입력하게 되므로, 상기 보조트랜스(T2)의 2차코일에는 보정전압이 나타나게 된다.
이러한 출력보상부(60)의 보상전압은 파워트랜스(T1)의 2차코일(L2)스타트단으로 입력되어 출력측 고압변동에 따른 보상이 이루어지게 된다.
이상에서 설명한 바와같은 본 발명은 TV세트나 모니터의 화면밝기에 따라 수시로 변동하는 플라이백 트랜스포머의 고압변동을 순시보상하여 줌으로써, CRT화면의 진폭변화현상 및 화상의 왜곡현상을 방지할 수 있는 특유의 효과가 나타나게 된다.

Claims (2)

  1. CRT의 애노드측에 고압을 공급하기 위한 플라이백 트랜스포머의 출력 안정화 회로에 있어서, 파워트랜스(T1)의 3차코일(L3)에서 발생된 플라이백 펄스로부터 네가티브 DC전압을 검출하는 입력검출부(40)와 파워트랜스(T1)의 2차코일(L2)에서 발생되는 고압출력으로부터 출력변동전압을 검출하는 출력검출부(30)의 검출전압을 합성하여 -DC바이어스 전압을 발생시키고, 파워트랜스(T1)의 4차코일(L4)에 연결된 펄스발생부(50)의 사인파 펄스출력을 상기 -DC바이어스 전압이 실어 출력보상부(60)의 FET(F1)에 입력시켜 상기 FET(F1)의 온타임 조절을 통하여 고압출력전압을 보상하도록 구성하는 것을 특징으로 하는 고전압 안정화 회로.
  2. 제 1 항에 있어서, -DC바이어스 전압레벨을 입력검출부(40)의 출력조정용 가변저항(R5)을 통하여 조절하는 것을 특징으로 하는 고전압 안정화 회로.
KR1019910008420A 1991-05-24 1991-05-24 고전압 안정화회로 KR930007985B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910008420A KR930007985B1 (ko) 1991-05-24 1991-05-24 고전압 안정화회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910008420A KR930007985B1 (ko) 1991-05-24 1991-05-24 고전압 안정화회로

Publications (2)

Publication Number Publication Date
KR920022823A KR920022823A (ko) 1992-12-19
KR930007985B1 true KR930007985B1 (ko) 1993-08-25

Family

ID=19314845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008420A KR930007985B1 (ko) 1991-05-24 1991-05-24 고전압 안정화회로

Country Status (1)

Country Link
KR (1) KR930007985B1 (ko)

Also Published As

Publication number Publication date
KR920022823A (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
US4242714A (en) Current control circuit
US4939429A (en) High voltage regulator circuit for picture tube
CA2040253C (en) High voltage stabilization circuit for video display apparatus
US4559481A (en) Raster width regulation circuit
US4531181A (en) High voltage power supply
US5357175A (en) Deflection and high voltage circuit
US5714849A (en) Circuit and method for adjusting horizontal retrace time and limiting pulse peak in display device
US4525739A (en) Television receiver power supply regulation responding to beam current changes
KR930007985B1 (ko) 고전압 안정화회로
US5428272A (en) Voltage regulator for CRT electrode supply
US5463290A (en) Power supply stabilization circuit with separate AC/DC negative feedback paths
KR100669952B1 (ko) 영상 표시 장치용 고전압 전원
US6288504B1 (en) Deflection current/high voltage integration type power supply
US5285133A (en) Deflection current generating circuits
KR19990005563A (ko) 다중 모드 모니터의 사이즈 보상회로
US6396171B1 (en) Circuit for stabilizing a high voltage
KR920007329Y1 (ko) 고압 안정화회로
KR910002945Y1 (ko) Tv 수상기등의 crt 전원공급회로
KR100286803B1 (ko) 플라이백트랜스포머의 고압피드백기능을 구비한 포커스 유니트
KR920004066Y1 (ko) 고압 안정화회로
KR0153440B1 (ko) 영상처리 시스템의 고압 안정화회로
KR100299844B1 (ko) 영상표시기기의 고압 안정화 회로
KR920001192B1 (ko) 피드백에 의한 자동수평 s보정 조절회로
KR930006836B1 (ko) 고압출력 안정화회로
KR19990040085A (ko) 모니터의 고압 레귤레이션 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010718

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee