KR930007094B1 - Method of making and using selective conductive regions in diamond layers - Google Patents

Method of making and using selective conductive regions in diamond layers Download PDF

Info

Publication number
KR930007094B1
KR930007094B1 KR1019900002913A KR900002913A KR930007094B1 KR 930007094 B1 KR930007094 B1 KR 930007094B1 KR 1019900002913 A KR1019900002913 A KR 1019900002913A KR 900002913 A KR900002913 A KR 900002913A KR 930007094 B1 KR930007094 B1 KR 930007094B1
Authority
KR
South Korea
Prior art keywords
diamond
substrate
region
conductive
diamond lattice
Prior art date
Application number
KR1019900002913A
Other languages
Korean (ko)
Other versions
KR910017551A (en
Inventor
에이 앰 드레스쵸프 기셀라
제이 젤러 에드워드
Original Assignee
기셀라 에이 엠 드레스쵸프
제이 젤러 에드워드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기셀라 에이 엠 드레스쵸프, 제이 젤러 에드워드 filed Critical 기셀라 에이 엠 드레스쵸프
Priority to KR1019900002913A priority Critical patent/KR930007094B1/en
Publication of KR910017551A publication Critical patent/KR910017551A/en
Application granted granted Critical
Publication of KR930007094B1 publication Critical patent/KR930007094B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

내용 없음.No content.

Description

다이어몬드 격자기판에 도전영역의 형성방법 및 이 방법에 의해 제조된 전기장치Method for forming conductive region in diamond lattice substrate and electrical apparatus manufactured by this method

제1도는, 조사된 다이어몬드 격자기판의 단면도.1 is a cross-sectional view of an illuminated diamond lattice substrate.

제2도는, 제1도의 다이어몬드 격자기판의 확대도.2 is an enlarged view of the diamond lattice substrate of FIG.

제3도는, 도전단자를 가진 다이어몬드 패키지층을 구비한 집적회로의 단면도.3 is a cross-sectional view of an integrated circuit having a diamond package layer having conductive terminals.

제4도는, 다이어몬드층에 형성된 캐패시터와 저항의 단면도.4 is a cross-sectional view of a capacitor and a resistor formed in the diamond layer.

제5도는, 본 발명의 원리를 결합한 회로기판의 일부 절개 사시도이다.5 is a partially cutaway perspective view of a circuit board incorporating the principles of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

20 : 집적회로 22 : 콜렉터 영역20: integrated circuit 22: collector area

24 : 베이스 영역 26 : 에미터 영역24: base area 26: emitter area

30,32 : 절연층 34 : 흑연 영역30,32 insulation layer 34 graphite region

42,44 : 플래이트 46 : 접촉 영역42,44 plate 46: contact area

50 : 회로기판 52,56 : 도전 패턴50: circuit board 52, 56: conductive pattern

54 : 도전층54: conductive layer

본 발명은 비 도전재료에 도전영역을 형성하는 방법 및 이 방법에 의해 제조된 전기장치에 관한 것으로, 특히 다이어몬드 격자기판에 도전영역을 형성하는 방법 및 이 방법에 의해 제조된 전기장치에 관한 것이다.The present invention relates to a method for forming a conductive region in a non-conductive material, and to an electrical device manufactured by the method, and more particularly, to a method for forming a conductive region on a diamond lattice substrate and an electrical device manufactured by the method. .

본 발명의 발명자들은 다이어몬드상에 높은 에너지를 가진 하전입자로 충격을 하였을 때의 영향에 대하여 집중적인 연구를 한 바 있으며, 이 연구결과, 보석, 특히 다이어몬드에 품질마크를 만들기 위한 고에너지 입자비임의 사용에 관한 내용으로 미국특허 제4,200,506을 획득한 바 있다. 이 특허에는 방사선 손상격자의 매우 얇은 층의 도입에 의한 다이오몬드의 광학적성질에 있어서 매우 국부화된 변경에 대한 내용이 개시되어 있다.The inventors of the present invention have intensively studied the impact of impacting charged particles with high energy on diamonds. As a result of this study, high-energy particles for making quality marks on gems, especially diamonds US Patent No. 4,200,506 has been obtained regarding the use of beams. This patent discloses a very localized change in the optical properties of the diode by the introduction of a very thin layer of radiation damaging lattice.

다이어몬드 막(film)의 계속적인 성장에 따라, 본 발명의 발명자들은 다이어몬드내의 도전성의 흑연영역을 생성하기 위한 고에너지 입자비임의 충격의 용도에 대하여 깊은 관심을 가지게 되었으며, 이 응용은 매모리장치뿐만 아니라 반도체 장치, 집적회로, 소형의 전자장치 및 회로기판에서 광범위하게 사용될 수 있게 된다.With the continued growth of diamond films, the inventors of the present invention have become deeply interested in the use of high energy particle beam impacts to create conductive graphite regions in diamonds, which applications As well as devices, they can be widely used in semiconductor devices, integrated circuits, small electronic devices and circuit boards.

높은 열전도율 뿐만 아니라 방사에 대한 다이어몬드의 비저항 때문에 반도체에 이미 사용되고 있는 다른 재료와 비교할 때 다이어몬드는 이상적인 패키지(package), 절연층 및 히트싱크(heat sink)를 만들 수 있게 된다. 동양으로, 다이어몬드 패키지를 사용함으로써 패키지 내부로 광통신이 이루어질 수 있게 된다.The high thermal conductivity as well as the diamond's resistivity to radiation make it possible to make ideal packages, insulating layers and heat sinks compared to other materials already used in semiconductors. In the orient, the use of a diamond package enables optical communication into the package.

절연재료에 높은 도전영역을 형성하기 위한 바람직한 기술내용은 포래스트(Forrest) 등에 허여딘 미국특허 제4,511,455에 개시되어 있다. 적어도 하나의 원자무게를 가지는 입자로 카본함유 물질을 조사함으로서 저저항성의 물질이 얻어진다.Preferred techniques for forming high conductive regions in insulating materials are disclosed in US Pat. No. 4,511,455 to Forrest et al. Low-resistance materials are obtained by irradiating the carbon-containing material with particles having at least one atomic weight.

상기 처리공정은 하전입자의 충격에 의하여 야기되는 방사선 분해에 의한 카본함유 화합물의 화학적인 붕괴과정이 포함되어 있다. 이 기술에 의하여 원주형상의 도전성 비결정 타입의 카본이 만들어 진다.The treatment process involves chemical decay of the carbon-containing compound by radiation decomposition caused by the impact of charged particles. This technique produces columnar conductive amorphous carbon.

그러나, 상기 포레스트의 특허는 일반적인 카본함유 물질에 적용될 수 있지만, 다이어모드의 성질이나 전자공업분야에서의 이용, 다이어몬드 표면하에서 도전영역을 형성시키는 기술에 대하여서는 전혀 언급되어 있지 않다.However, the Forest patent can be applied to a general carbon-containing material, but there is no mention of the nature of the diamond mode, the use in the electronics industry, or the technique of forming the conductive region under the diamond surface.

따라서, 본 발명의 목적은 다이어몬드 기판에서 선택적으로 도전영역을 형성시키는 방법을 제공하는데 있다.Accordingly, an object of the present invention is to provide a method for selectively forming a conductive region in a diamond substrate.

본 발명의 다른 목적은 기판표면하부의 다이어몬드 기판에서 도전영역을 형성하는 방법을 제공하기 위한 것이다.Another object of the present invention is to provide a method for forming a conductive region in a diamond substrate under the substrate surface.

본 발명의 또 하나의 다른 목적은 고온도 및 높은 방사성의 분위기하에서 사용될 수 있는 다이어몬드 기판에서 도전영역을 형성시키기 위한 방법을 제공하는데 있다.Yet another object of the present invention is to provide a method for forming a conductive region in a diamond substrate that can be used under high temperature and high radioactive atmospheres.

본 발명의 이들 및 다른 목적은 충분한 기간동안 충분한 입자속(flux) 및 에너지 레벨을 가지는 고에너지의 하전입자로 다이어몬드 격자의 기판을 조사하여 조사축과 수직한 평면상의 하나의 영역을 도전성의 흑연으로 비가역적 변환시킴으로서 달성된다. 기판내의 소정깊이에 있는 평면의 하나의 영역으로 흑연을 한정시키도록 기판을 조사하는 동안 냉각된다. 그리고 100KeV 내지 4MeV의 에너지 레벨에서 수분 내지 수시간동안 조사가 행하여 진다. 하전입자는 단일 에너지 양성자가 바람직하지만, 양성자, 중양성자(重陽性子) 또는 알파입자의 그룹으로부터 선택된다.These and other objects of the present invention are directed to conducting graphite in a plane perpendicular to the irradiation axis by irradiating the substrate of the diamond lattice with high energy charged particles having sufficient flux and energy level for a sufficient period of time. By an irreversible transformation into. Cooling while irradiating the substrate to confine the graphite to one area of the plane at a predetermined depth within the substrate. Then, irradiation is performed for several minutes to several hours at an energy level of 100 KeV to 4MeV. The charged particles are preferably single energy protons, but are selected from the group of protons, heavy protons or alpha particles.

냉각온도는 4。K에서 실내온도까지의 범위내의 것이다.The cooling temperature is in the range from 4 ° K to room temperature.

상기 처리공정에 의하여, 집적회로 장치나 또는 회로기판 상에서 접촉시키거나 상호연결시킬 수 있게 된다. 동일한 방식으로, 상기의 처리공정은 전자장치상에서 콘덴서의 플레이트 및 단자를 형성시킬 수 있게 된다. 또한 상기 처리공정으로 절연성의 다이어몬드층을 관통하거나 또는 이 층내에 저항 및 다른 도전소자를 형성할 수 있게 된다.By the above processing, it is possible to contact or interconnect on an integrated circuit device or a circuit board. In the same way, the above processing process can form the plates and the terminals of the condenser on the electronic device. In addition, the treatment process can penetrate the insulating diamond layer or form resistance and other conductive elements in the layer.

본 발명의 다른 목적이나 본 발명의 이점 및 새로운 특징들은 첨부도면에 의거하여 설명된 본 발명의 상세한 설명에 의하여 더욱 명백하여질 것이다.Other objects, advantages and novel features of the invention will become apparent from the following detailed description of the invention which has been described based on the accompanying drawings.

제1도에 도시된 바와 같이, 다이어몬드 격자기판은 양성자 비임(2)에 의하여 충격을 받는 것이 도시되어 있다.As shown in FIG. 1, it is shown that the diamond lattice substrate is impacted by the proton beam 2.

양성자가 표면(4)을 통하여 결정내로 들어올 때 이들 양성자는 이온화를 통하여 에너지를 상실한다. 결정격자는 결정의 영역(6)에서 강하게 가열되지 않아 어떤 변화도 일어나지 않는다. 그러나, 양성자 입자의 경로의 끝에서는 영역(8)으로 도시된 바와 같이, 결정격자의 매우 작고 국부화된 영역에서 변경이 일어나게 된다. 결정의 나머지부분은 변경되지 않으며 영역(10)으로 도시된 바와 같다.As protons enter the crystal through surface 4 these protons lose energy through ionization. The crystal lattice is not heated strongly in the region 6 of the crystal and no change occurs. However, at the end of the path of the proton particles, the change occurs in a very small localized region of the crystal lattice, as shown by region 8. The remainder of the decision is not changed and is shown as region 10.

제2도는 양성자 입자가 중지될 때 발생되는 강한 열에 기인되어 작고 국부화된 영역에서 발생되는 변경인 개개의 변위 스파이크(spike)를 나타내고 있다.Figure 2 shows the individual displacement spikes, which are changes that occur in small localized regions due to the strong heat generated when the proton particles are stopped.

도시된 바와 같이, 각 스파이크는 약 0.01미크론의 직경으로 되는 영역으로 형성되어서 약 10°원자를 포함하게 된다. 변위 스파이크가 진전되는 영역은 마이크로스코프를 사용하여 검사할 때 탐지할 수 있는 정도의 영구적인 변경으로 구성된다.As shown, each spike is formed into an area of about 0.01 microns in diameter, containing about 10 ° atoms. The area in which the displacement spikes evolve consists of permanent changes that can be detected when inspected using a microscope.

천연의 다이어몬드 결정은 밴더그래프(Van de Graaff) 가속기에 의한 단일 에너지의 양성자로 조사될 때 입자가 중지하게 되는 지점에 있는 결정내에서 영구적인 변경이 발생하게 된다. 약 0.1MeV에서 약 4MeV의 범위에 있는 입자 에너지가 사용된다면, 결정표면은 스퍼터링에 의하여 손상되지도 않으며 또한 처리가 종료된 후에 다이어몬드 방사선으로 되는 핵 반응이 발생하지도 않게 된다. 다이어몬드에 충격을 가하게 되는 양성자는 확살히게 한정되고 예측율이 매우 높은 양상으로 침투하게 되어 그들의 초기에너지에 따라 수 내지 수십 미크론의 깊이에서 정지하게 된다. 약 0.7MeV 내지 2MeV의 범위내에 있는 에너지레벨이 선택되어 진다.Natural diamond crystals cause permanent changes in the crystal at the point where the particles stop when irradiated with a single energy proton by a van de Graaff accelerator. If particle energy in the range of about 0.1 MeV to about 4 MeV is used, the crystal surface is not damaged by sputtering, and no nuclear reaction occurs to diamond radiation after the treatment is completed. Protons impacting the diamond are in a very limited and highly predictable manner, stopping at depths of several to tens of microns depending on their initial energy. An energy level in the range of about 0.7 MeV to 2 MeV is selected.

입자가 결정내로 들어올 때 이들 입자는 처음에는 이온화를 통하여 에너지를 상실하게 되어서 결정격자는 강하게 가열되지 않는다. 그러나 입자경로의 끝부분에서는 결정격자 내에서 탐지할 수 있는 변경이 매우 작고 국부화된 영역에서 일어나게 된다. 이 영역은, 결정을 관통하는 입자경로의 끝에서 입자가 중지하게 될 때 야기되는 강력한 국부 가열로 인해 발생되는 변위 스파이크의 전개에 의하여 특징지어 진다.When particles enter the crystal, these particles initially lose energy through ionization, so that the crystal lattice is not heated strongly. However, at the end of the particle path, the detectable change in the crystal lattice occurs in a very small, localized region. This region is characterized by the development of displacement spikes caused by the strong local heating caused by the particles stopping at the end of the particle path through the crystal.

변위 스파이크가 전개되는 지역은 마이크로스코프 검사로 관찰될 수 있는 영구적인 변경으로 되어진다.The area where the displacement spike develops is a permanent change that can be observed by microscopic examination.

조사하는 동안 결정을 냉각시키는 것은 결정체의 온도를 매우 낮게 유지시켜 변위 스파이크에 의하여 야기되는 구조변경이 확실히 정의된 지역으로 한정시키기 위한 것이다. 상기 온도를 실내온도로 부터 액화 헬리움 온도까지의 범위내로 유지시킴으로써, 소망의 결과가 얻어진다. 선택온도는 입자의 에너지 레벨과 변경되는 영역 깊이의 함수이다. 중지영역에 있어서의 격자변경은 이전에 가지고 있는 결정의 높은 저항성이나 또는 절연부분을 저항이 낮은 도전성의 카본동소체, 즉 흑연으로 되게 한다. 패턴의 가로방향의 범위는 공지의 마스킹 기술에 의하여 정해진다.Cooling the crystal during irradiation is intended to keep the crystal's temperature very low, limiting the region to which the structural change caused by the displacement spike is clearly defined. By maintaining the temperature in the range from room temperature to liquefied helium temperature, the desired result is obtained. The temperature of selection is a function of the energy level of the particle and the area depth to be changed. The lattice change in the stop region causes the high-resistance or insulated portion of the crystal that has previously been to be made of a conductive carbon allotrope, i.e. graphite, of low resistance. The transverse range of the pattern is determined by known masking techniques.

결정격자로의 양성자의 침투깊이는 사용되는 에너지레벨에 정비례 한다. 따라서, 결정표면의 하측에 여러 가지의 다른 깊이로 변경되는 격자를 생성시키는 것이 가능하다.The depth of proton penetration into the crystal lattice is directly proportional to the energy level used. Thus, it is possible to produce a lattice that changes to various other depths below the crystal surface.

천연산의 다이어몬드 단결정은 0.7MeV 내지 1.8MeV의 에너지 범위내에 있는 양성자로 조사된다.Natural diamond single crystals are irradiated with protons in the energy range of 0.7 MeV to 1.8 MeV.

입자비임은 벤더그래프 가속기에 의하여 공급된다. 매 시간마다 Cm2당 약 1016입자가 약 1.5마이크로 암페어의 평균 비임전류로 결정내로 입사된다. 모든 조사는 열점(熱點)의 형성을 제거할 수 있게끔 비임의 양성자 강도분포가 균일하도록 초점이 생기지 않는 비임으로 수행된다. 타게트에 과잉으로 가열되는 것을 방지하기 위하여 높은 입자속(particle flux)으로 조사되지 않도록 하며 조사하는 동안 액화질소온도(77。K)까지 냉각된다. 조사기간은 수 분 내지 수 시간의 범위이다. 30분 동안의 조사후에 엷은 암흑층의 형성이 매우 확실하게 나타나게 된다. 이와같은 조사의 조건하에서, 실질적인 디맨션은 대략 다음과 같다.The particle beam is supplied by a bender graph accelerator. Every hour about 10 16 particles per Cm 2 are incident into the crystal with an average beam current of about 1.5 micro amps. All irradiation is performed with the beam out of focus so that the proton intensity distribution of the beam is uniform to eliminate the formation of hot spots. In order to prevent excessive heating of the target, the target is not irradiated with a high particle flux and cooled to a liquid nitrogen temperature (77 ° K) during the irradiation. The investigation period ranges from several minutes to several hours. After 30 minutes of irradiation the formation of a pale dark layer is very evident. Under the conditions of such investigation, the actual dimension is approximately as follows.

결정의 평균 두께: 1 내지 2mm,Average thickness of the crystals: 1-2 mm,

결정표면하방의 변경층의 깊이: 대략 15미크론,Depth of modifying layer below crystal surface: approximately 15 microns,

변경층의 두께: 약 1미크론 이하이다.Thickness of the altered layer: about 1 micron or less.

다이어몬드의 저향은 250메가옴 이상으로 측정되나, 변경층의 저항은 500옴 이하로 측정된다. 이것은 105배 이상으로 도전율이 증가됨을 나타나게 된 것이다. 측정방법은 다음과 같다.The resistance of the diamond is measured above 250 megohms, but the resistance of the modified layer is measured below 500 ohms. This indicates that the conductivity is increased by 10 5 times or more. The measurement method is as follows.

전기적인 접점이 다이어몬드 표면에 대향하고 도전층의 양단으로 놓여지게 된다.Electrical contacts face the diamond surface and are placed across the conductive layer.

이와같은 기술은 전기, 전자회로 및 집적회로로서 사용될 수 있다.Such techniques can be used as electrical, electronic and integrated circuits.

제3도에 도시되어 있는 바와 같이, 집적회로(20)는 콜렉터 영역(22), 베이스영역(24) 및 에미터영역(26)을 가지고 있다. 집적회로, 즉 반도체회로(20)는 격리영역, 예를들면, 유전체의 횡방향 격리영역으로 분리된다. 기판의 하부는 다이어몬드 절연층(30)이 형성되어 있고 상부는 다이어몬드 절연층(32)이 형성되어 있다. 본 발명의 방법은, 하부의 절연성 다이어몬드 격자(30)에서 콜렉터 영역(22)으로 관통하여 연장되는 도전성의 흑연 접촉영역(34)을 형성시키기 위해서 사용된다. 제3도의 구조는 패키지에 장착될 수 있거나 또는 영역(30,32)은 패키징를 나타낼 수도 있다. 따라서, 흑연영역(34)은 패키징상의 단자로 고려될 수도 있다.As shown in FIG. 3, the integrated circuit 20 has a collector region 22, a base region 24, and an emitter region 26. The integrated circuit, i.e., the semiconductor circuit 20, is separated into an isolation region, for example a lateral isolation region of the dielectric. The lower portion of the substrate is formed with a diamond insulating layer 30 and the upper portion is formed with a diamond insulating layer 32. The method of the present invention is used to form a conductive graphite contact region 34 extending from the underlying insulating diamond lattice 30 to the collector region 22. The structure of FIG. 3 may be mounted in a package or areas 30 and 32 may represent packaging. Thus, the graphite region 34 may be considered as a terminal on the packaging.

제3도에 도시되어 있는 전자장치의 다른 또 하나의 용도는 다이어몬드층(30,32)이 광송신기로 되기 때문에 광 반도체 일 수도 있다. 그리고, 상기 장치는 광다이오드 또는 포토센서일 수도 있다. 다이어몬드층(30,32)의 용도 및 본 발명의 처리공정은 다이오몬드층을 사용하는 것을 가능하게 하고 또한 광 전송기일 때에는 피키지내의 반도체 및 집적회로로 전기적 접촉을 형성시키는 방법을 제공하게 된다.Another use of the electronic device shown in FIG. 3 may be an optical semiconductor because the diamond layers 30 and 32 become optical transmitters. The device may be a photodiode or a photosensor. The use of diamond layers 30 and 32 and the process of the present invention enable the use of diamond layers and also provide a method of forming electrical contacts to semiconductors and integrated circuits in a package when it is an optical transmitter. .

다이어몬드층(30,32)은 또한 방사에 대한 양호한 저항이 되며 양호한 열의 전도도를 제공하여 준다. 이것 때문에 히트싱크(heat sink)를 절연층과 분리하게 하는 필요성이 없게 되며, 이 경우에 히트싱크는 다이어몬드층(30,32)이 된다. 상술한 방법은 3차원의 접촉(34)을 형성하기 위하여 여러가지 에너지 레벨에서 수행된다.The diamond layers 30 and 32 also provide good resistance to radiation and provide good thermal conductivity. This eliminates the need to separate the heat sink from the insulating layer, in which case the heat sink becomes the diamond layers 30 and 32. The method described above is performed at various energy levels to form a three-dimensional contact 34.

본 발명의 처리공정은 또한 제4도에 도시되어 있는 전기장치를 형성하기 위하여 사용될 수 있다. 이 처리공정은 변경되지 않는 다이어몬드 격자에 의하여 상호 분리된는 캐패시터의 플레이트(42,44)를 형성하기 위하여 다이오몬드층 또는 기판에서 사용된다. 도체의 접촉영역(46)은 상측 플레이트(42)로 부터 다이어몬드 기판(40)의 표면으로 연장되며 저항성 영역(48)은 본 발명의 방법을 사용하여 다이어몬드 결자에 형성된다.The treatment process of the present invention can also be used to form the electrical device shown in FIG. This process is used in the diamond layer or substrate to form the plates 42 and 44 of the capacitors, which are separated from each other by the diamond grating unchanged. The contact area 46 of the conductor extends from the upper plate 42 to the surface of the diamond substrate 40 and the resistive area 48 is formed in the diamond grains using the method of the present invention.

본 발명의 처리공정은 또한 회로기판을 형성하기 위하여 사용될 수도 있으며, 이 호로기판은 다이어몬드로 형성되기 때문에 높은 열의 분위기에서 견딜 수 있게 된다. 다이어몬드 격자 회로기판(50)이 제5도에 도시되어 있으며, 상기 회로기판은 상부층(52)을 다이어몬드 격자 회로기판(50)이 제5도에 도시되어 있으며, 상기 회로기판은 상부층(52)을 하부 도전패턴(56)에 연결하는 비아(Via) 또는 통로의 도전층(54)으로 형성되는 상부도전패턴(52)이 구비되어 있다. 본 발명에 의한 방법은 통로 또는 비아(54) 분만 아니라 상부 및 하부 도전패턴(52,56)을 형성하기 위하여 사용된다.The treatment process of the present invention can also be used to form a circuit board, which is made of diamond so that it can withstand a high heat atmosphere. A diamond lattice circuit board 50 is shown in FIG. 5, the circuit board having an upper layer 52, and a diamond lattice circuit board 50 being shown in FIG. 5, the circuit board having an upper layer 52. ) Is provided with an upper conductive pattern 52 formed of a conductive layer 54 of a via or a passage connecting the lower conductive pattern 56 to the lower conductive pattern 56. The method according to the invention is used to form upper and lower conductive patterns 52 and 56 as well as passages or vias 54.

개개의 흑연층의 도전율이나 고유저항은 깊이 또는 단면적 뿐만 아니라 단위 면적당의 흑연 격자의 량의 함수이다. 상기 패턴의 횡방향의 한정은 금속형판을 사용하는 공지의 마스킹방법이나 또는 미세한 비임은 전송하여 그것을 횡방향으로 이동할 수 있는 장치에 의하여 달성된다. 상술한 바와같이, 다이어몬드 결정격자 내에서의 도전영역의 깊이나 또는 위치는 설정된 평면으로 입자비임을 한정시키기 위한 냉각공정 뿐만 아니라 고에너지 입자비임의 에너지의 함수이다.The conductivity or resistivity of the individual graphite layers is a function of the amount of graphite lattice per unit area as well as the depth or cross-sectional area. The transverse definition of the pattern is accomplished by a known masking method using a metal plate or by a device that can transfer fine beams and move them transversely. As described above, the depth or position of the conductive region in the diamond crystal lattice is a function of the energy of the high energy particle beam as well as the cooling process to limit the particle beam to the set plane.

메모리장치 및 마이크로 프로세서에서 사용하기 위한 광전송의 출현으로 인하여, 광학적으로 투명한 다이오몬드의 사용과 이 다이어몬드내에 도전층을 형성시키는 기술은 매우 유용하다.Due to the emergence of optical transmission for use in memory devices and microprocessors, the use of optically transparent diamond and the technique of forming a conductive layer in the diamond are very useful.

이상 설명한 바람직한 실시예로부터 본 발명의 목적이 달성될 수 있음은 명백하다.It is clear from the preferred embodiments described above that the object of the present invention can be achieved.

본 발명은 상세하게 도시 설명하였지만, 이것은 본 발명의 예시수단으로서 설명된 것이지 본 발명에 대한 어떤 제한의 목적으로 설명된 것이 아니며 본 발명의 기술사상 및 범위는 다만 청구범위에 의하여서만 제한 되어짐을 유의하여야 한다.While the invention has been shown and described in detail, it is intended that the invention be described by way of illustration of the invention, not for the purpose of limitation of the invention, and the spirit and scope of the invention should be limited only by the claims. shall.

Claims (10)

다이어몬드 격자기판을 준비하는 단계와, 소정 에너지 레벨의 하전입자로 상기 다이어몬드 격자의 일부분들을 조사하여 선택 가열함으로써, 상기 다이어몬드 격자기판의 표면아래에서 흑연 도전영역으로, 상기 다이어몬드 격자기판의 표면상에서 전기접촉점으로 각각되게 상기 일부분들을 가역적으로 변형시키는 단계와, 상기 다이어몬드 격자기판내의 소정깊이에 상기 흑연 도전영역을 일정의 평면영역으로 한정시키도록 상기 조사동안 상기 다이어몬드 격자기판을 냉각시키는 단계와, 상기 흑연영역이 전기적 동전영역으로 동작하도록 상기 흑연영역을 전원과 접속하는 단계를 구비한 다이어몬드 격자기판에 도전영역을 형성하는 방법.Preparing a diamond lattice substrate, and irradiating and selectively heating portions of the diamond lattice with charged particles of a predetermined energy level, thereby providing a graphite conductive region under the surface of the diamond lattice substrate, the diamond lattice substrate Reversibly deforming the portions respectively to an electrical contact point on the surface of the diamond lattice substrate; and reinforcing the diamond lattice substrate during the irradiation to limit the graphite conductive region to a predetermined planar region at a predetermined depth within the diamond lattice substrate. Cooling and forming a conductive region on a diamond lattice substrate comprising connecting the graphite region with a power source such that the graphite region acts as an electrical coin region. 제1항에 있어서, 상기 다이어몬드 격자기판은 4°K∼290。K범위에서 냉각하도록 한 다이어몬드 격자기판에 도전영역을 형성하는 방법.The method of claim 1, wherein the diamond lattice substrate is cooled in a range of 4 ° K to 290 ° K. 10. 제1항에 있어서, 상기 조사기간은 수분내지 수시간 범위인 다이어몬드 격자기판에 도전영역을 형성하는 방법.The method of claim 1, wherein the irradiation period is in the range of several minutes to several hours. 제1항에 있어서, 상기 하전입자는 양성자, 중성양자 및 알파입자의 그룹으로부터 선택되는 다이어몬드 격자기판에 도전영역을 형성하는 방법.The method of claim 1, wherein the charged particles are selected from a group of protons, neutrons, and alpha particles. 제1항에 있어서, 상기 다이어몬드 격자기판으로의 조사에 의한 상기 선택적인 가열은 단일에너지 하전입자(monoenegetic charged particles)로서 행하여지고, 상기 도전 흑연영역은 상기 에너지가 정지하는 격자내의 영역과 같은 공간에 걸쳐있도록 한 다이어몬드 격자기판에 도전영역을 형성하는 방법.The method of claim 1, wherein the selective heating by irradiation to the diamond lattice substrate is performed as monoenegetic charged particles, wherein the conductive graphite region is the same space as the region in the lattice where the energy stops. A method of forming a conductive region in a diamond lattice substrate overlying a diamond lattice substrate. 제1항에 있어서, 상기 에너지는 0.1MeV∼4MeV의 범위의 에너지인 다이어몬드 격자기판에 도전영역을 형성하는 방법.The method of claim 1, wherein the energy is in the range of 0.1 MeV to 4MeV. 다이어몬드 격자의 표면아래에 국부적으로 가열하여 형성된 흑연 도전영역을 호함하는 다이어몬드 격자기판내의 도전영역과, 상기 도전영역에 전류를 연결할 수 있도록 상기 다이어몬드 격자기판의 표면상에 형성된 도체접점과, 상기 도체접점에 접속된 전원을 구비하여 되는 전기장치.A conductive region in the diamond lattice substrate which calls the graphite conductive region formed by heating locally under the surface of the diamond lattice, and a conductor contact formed on the surface of the diamond lattice substrate so as to connect a current to the conductive region; And an electric power source connected to said conductor contact. 다이어몬드 격자기판을 국부가열하여 상기 다이어몬드 격자기판의 표면아래에 형성된 도전성 흑연영역을 포함하는 다이어몬드 격자기판내의 도전영역과, 상기 도전영역에 전류를 연결할 수 있도록 상기 다이어몬드 격자기판의 표면상에 형성된 도체접점과, 상기 도체접점에 접속된 전원을 구비하여 되는 집적회로장치.On the surface of the diamond grating substrate so as to locally connect a diamond grating substrate so as to connect a current to the conductive area in the diamond grating substrate comprising a conductive graphite region formed under the surface of the diamond grating substrate. And a power supply connected to the conductor contact formed on the conductor contact. 다이어몬드 격자기판을 국부가열하여 상기 다이어몬드 격자기판의 표면아래에 형성된 도전성 흑연영역을 포함하는 다이어몬드 격자기판내의 도전영역과, 상기 도전영역에 전율을 연결할 수 있도록 상기 다이어몬드 격자기판의 표면상에 형성된 도체접점과, 상기 도체접점에 접속되는 전원을 구비하여 되는 회로기판.On the surface of the diamond grating substrate so as to locally connect a diamond grating substrate to connect the conductive region in the diamond grating substrate including a conductive graphite region formed under the surface of the diamond grating substrate and the electrical conductivity to the conductive region. And a power supply connected to the conductor contact formed on the conductor contact. 전기장치용의 피키지에 있어서, 상기 피키지내의 전기장치와, 상기 패키지 외부의 전원과, 상기 전기 장치 및 전기 외부전원과 상호 접속되는 복수개의 도전단자를 가지되, 상기 각 도전단자는 상기 다이어몬드 격자를 국부가열하여 상기 다이어몬드 격자의 표면아래에 형성된 3차원의 흑연의도전영역을 갖추도록 한 다이어몬드 격자 박막을 구비하여서된 패키지.A package for an electrical device, comprising: an electrical device in the package, a power source external to the package, and a plurality of conductive terminals interconnected with the electrical device and an external electrical power source, each conductive terminal being the diamond; A package comprising a diamond lattice thin film for locally heating the lattice to provide a conductive region of three-dimensional graphite formed under the surface of the diamond lattice.
KR1019900002913A 1990-03-06 1990-03-06 Method of making and using selective conductive regions in diamond layers KR930007094B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900002913A KR930007094B1 (en) 1990-03-06 1990-03-06 Method of making and using selective conductive regions in diamond layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900002913A KR930007094B1 (en) 1990-03-06 1990-03-06 Method of making and using selective conductive regions in diamond layers

Publications (2)

Publication Number Publication Date
KR910017551A KR910017551A (en) 1991-11-05
KR930007094B1 true KR930007094B1 (en) 1993-07-29

Family

ID=19296698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002913A KR930007094B1 (en) 1990-03-06 1990-03-06 Method of making and using selective conductive regions in diamond layers

Country Status (1)

Country Link
KR (1) KR930007094B1 (en)

Also Published As

Publication number Publication date
KR910017551A (en) 1991-11-05

Similar Documents

Publication Publication Date Title
US4929489A (en) Method of making and using selective conductive regions in diamond layers
Schumann et al. Permanent increase of the electrical conductivity of polymers induced by ultraviolet laser radiation
Regolini et al. Scanning‐electron‐beam annealing of arsenic‐implanted silicon
EP0478368B1 (en) Integrated circuits and processes of manufacture
GR1000557B (en) Method for a regional nucleus formulation
Pomorski Electronic properties of single crystal CVD diamond and its suitability for particle detection in hadron physics experiments
EP0435469B1 (en) Method for laser link blowing in integrated circuit fabrication
KR930007094B1 (en) Method of making and using selective conductive regions in diamond layers
US7434475B2 (en) Fabricated strain sensor
Walker et al. Formation of buried p-type conducting layers in diamond
Chapman et al. The technology of laser formed interactions for wafer scale integration
JP2834829B2 (en) Method of forming conductive region on diamond lattice substrate and electrical device with diamond lattice layer having conductive region
Peres et al. In situ characterization and modification of β‐Ga2O3 flakes using an ion micro‐probe
Odzhaev et al. The properties of polyethylene and polyamide implanted with B+ ions to high doses
Davenas Influence of the temperature on the ion beam induced conductivity of polyimide
US3527946A (en) Semiconductor dosimeter having low temperature diffused junction
Venkatesan et al. Ion beam irradiated via‐connect through an insulating polymer layer
Kopanski et al. Verification of the Relation Between Two‐Probe and Four‐Probe Resistances as Measured on Silicon Wafers
Bardin et al. Electrical and structural changes in GaAs crystals from high-energy, heavy-ion implants
Piekoszewski et al. Superconductivity of MgB2 thin films prepared by ion implantation and pulsed plasma treatment
Hunt et al. Determination of the Optical & Materials Properties of βFeSi2 Layers Fabricated Using Ion Beam Synthesis
Takai Applications of nuclear microprobes to semiconductor process developments
Kalinin et al. The interaction between point defects introduced by implantation and dislocations in silicon
Langouche Ion implantation in semiconductors studied by Mössbauer spectroscopy
CURRENT et al. Materials characterization for ion implantation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040728

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee