KR930005190B1 - Image-pick up sensor including reset-pulse generator - Google Patents

Image-pick up sensor including reset-pulse generator Download PDF

Info

Publication number
KR930005190B1
KR930005190B1 KR1019900003157A KR900003157A KR930005190B1 KR 930005190 B1 KR930005190 B1 KR 930005190B1 KR 1019900003157 A KR1019900003157 A KR 1019900003157A KR 900003157 A KR900003157 A KR 900003157A KR 930005190 B1 KR930005190 B1 KR 930005190B1
Authority
KR
South Korea
Prior art keywords
pulse
reset
horizontal
mosfet
gate
Prior art date
Application number
KR1019900003157A
Other languages
Korean (ko)
Other versions
KR910017647A (en
Inventor
김용관
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900003157A priority Critical patent/KR930005190B1/en
Publication of KR910017647A publication Critical patent/KR910017647A/en
Application granted granted Critical
Publication of KR930005190B1 publication Critical patent/KR930005190B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

The sensor provides easy operation at high frequency by decreasing the paresitic capacitance, which results from the reset pulse generated in a sensor using the clocking pulse induced from the exterior of the sensor, and also improves reliability to the total device by decreasing the use of pulse pin. The MOSFET (14-22) outputs the reset pulse of standard voltage after logical production (AND) of the horizontal pulse (40) delayed for a time and the horizontal pulse (30) having an opposite phase on the horizontal pulse (40).

Description

리셋펄스 발진기 내장형 촬상센서Image sensor with reset pulse oscillator

제1도는 종래의 촬상 센서 구성도.1 is a configuration diagram of a conventional imaging sensor.

제2도는 본 발명에 의한 리셋 펄스 발진기 내장형 촬상 센서의 구성도.2 is a block diagram of an imaging sensor with a reset pulse oscillator according to the present invention.

제3도는 제2도에서의 전체 구성의 로직도.3 is a logic diagram of the overall configuration in FIG.

제4a, 4b도는 제2도에서의 각부 펄스 출력 파형도.4A and 4B are pulse output waveform diagrams of each part in FIG. 2;

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10∼24 : MOSFET 25 : 저항10 to 24: MOSFET 25: resistance

26 : 콘덴서 30,40 : 수평 펄스26: condenser 30, 40: horizontal pulse

50 : 출력게이트 60 : 리셋게이트50: output gate 60: reset gate

70 : 출력전압단 100 : 앤드게이트70: output voltage terminal 100: end gate

Vdd : 전원전압 Vref : 기준전압Vdd: power supply voltage Vref: reference voltage

본 발명은 리셋 펄스 발진기 내장형 촬상 센서에 관한 것으로 특히 촬상 센서의 특성을 향상시키기 위하여 외부 공급 리셋 펄스를 촬상 센서의 내부에서 생성하기에 적당하도록한 리셋 펄스 발진기 내장형 촬상 센서에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an imaging sensor with a built-in reset pulse oscillator and more particularly to an imaging sensor with a reset pulse oscillator adapted to generate an externally supplied reset pulse inside the imaging sensor in order to improve the characteristics of the imaging sensor.

종래의 촬상 센서는 제1도에 도시된 바와 같이 구성되었는데, 그 구성은 수평 펄스(30, 40), 출력게이트(50), reset 게이트(60), 전원전압(Vdd)등이 촬상 센서의 내부를 이루고 있으며, 촬상 센서의 외부에는 MOSFET(10∼13)가 연결된후 출력전압단(70)으로 연결되어 있다.The conventional imaging sensor is configured as shown in FIG. 1, wherein the horizontal pulses 30, 40, the output gate 50, the reset gate 60, the power supply voltage Vdd, and the like are inside the imaging sensor. After the MOSFETs 10 to 13 are connected to the outside of the imaging sensor, they are connected to the output voltage terminal 70.

이하 상기와 같이 구성된 종래의 촬상 센서의 동작을 설명하면 아래와 같다.Hereinafter, the operation of the conventional imaging sensor configured as described above will be described.

포토 다이오우드(Photo Diode)에서 빛에 의해 발생한 전자가 수직 전송 채널 및 수평 전송 채널을 통하여 플로우팅 확산(Floating Diffusion)부위로 전달되어 전위를 변화시키게 되고, 상기 플로우팅 확산 부위의 전위의 변화는 다시 2단 소오스 팔로우어(Source Follwer)의 입력 게이트(Input Gate)의 전위 변화로 연결되어 전하의 양에 따른 출력 전압(Output Voltage)(70)의 변화로 나타나게 되는데, 이때 수평 전송 채널을 통하여 전달되어 오는 각 전하군은 리셋드레인(Reset Drain)의 전위와 같은 전위로 되어 있는 플로우팅 확산의 전위를 변화시키고, 다음의 전하군이 전달되기 전에 리셋 게이트에 가하여지는 펄스 바이어스에 의하여 다시 플로우팅 확산의 전위를 리셋드레인과 같은 전위로 만들고, 상기와 같은 동작을 계속 반복하여 일정한 리셋 트레인의 전위로부터 전하에 의하여 변화된 전위의 차이를 읽어 영상신호로 변화시키게 되는데, 이때 리셋게이트(60)에 가하여지는 펄스는 외부로부터 생성되어 인입되게 된다.The electrons generated by the light in the photo diode are transferred to the floating diffusion part through the vertical transmission channel and the horizontal transmission channel to change the potential, and the change of the potential of the floating diffusion part is again It is connected to the potential change of the input gate of the two-stage source follower and appears as a change in the output voltage 70 according to the amount of charge, which is transmitted through the horizontal transmission channel. Each charge group that is coming changes the potential of the floating diffusion which is at the same potential as the reset drain and resets the floating diffusion again by a pulse bias applied to the reset gate before the next charge group is delivered. Make the potential equal to the reset drain, and repeat the above operation to charge from the constant of the reset train. There is thereby read by the difference between the changed potential change in the video signal, wherein the pulse acting on the reset gate 60 is generated from the outside is to be drawn.

그러나, 상기와 같이 동작하는 종래의 촬상 센서는 고화질 텔레비젼(HDTV)등에서 고화질 화상을 만들기 위해 많은 수의 화소(Pictre Element)가 필요하고, 각 화소에서 발생한 전하를 탐지하기 위하여 전하전달 펄스(Clocking Pulse)뿐 아니라 리셋 펄스도 높은 주파수(High Frequency)가 되게 되므로, 외부에서 높은 주파수가 인입되면 기생 정전용량(Parastic Capacitance)의 문제를 일으키게 되어 리셋 동작이 충분히 되지 않는 경우가 발생하게 되는 문제점이 있었다. 따라서 상기한 문제점을 해결하기 위하여 발명된 리셋 펄스 발진기 내장형 촬상 센서의 구성을 첨부된 제2도를 참조하여 설명하면 다음과 같다.However, the conventional imaging sensor operating as described above requires a large number of pixels (Pictre Element) to make a high quality image in a high-definition television (HDTV), etc., and a charge transfer pulse (Clocking Pulse) to detect the charge generated in each pixel. In addition, since the reset pulse also becomes a high frequency, when a high frequency is input from the outside, a problem of parasitic capacitance occurs, causing a reset operation not to be sufficiently performed. Therefore, the configuration of the image pickup sensor with a built-in reset pulse oscillator invented to solve the above problems will be described with reference to FIG.

제2도에서 수평 펄스(40)가 저항(25)을 거쳐 일단이 접지(Vss)된 콘덴서(26)의 타일단에 접속된 후 MOSFET(15)에 연결되고, 상기 MOSFET(15)의 드레인은 MOSFET(14)의 소오스 및 게이트에 연결됨과 동시에 MOSFET(17)의 게이트에 연결되고, 상기 MOSFET(17)의 드레인은 MOSFET(16)의 소오스 및 게이트에 연결됨과 동시에 MOSFET(19)의 게이트에 연결되고, 상기 MOSFET(19)의 소오스는 게이트에 수평 펄스(30)가 인가되는 MOSFET(20)의 드레인에 연결되며 드레인은 MOSFET(18)의 소오스 및 게이트에 연결됨과 동시에 MOSFET(22)의 게이트에 연결되고, 상기 MOSFET(22)의 드레인은 MOSFET(21)의 소오스 및 게이트에 연결됨과 동시에 MOSFET(23)의 게이트에 연결되고, 상기 MOSFET(23)의 소오스는 출력전압단(70)에 연결됨과 동시에 게이트와 소오스가 접지(Vss)된 MOSFET(24)의 드레인에 연결되고, MOSFET(14, 16, 18, 21, 23)의 각 드레인에는 전원전압(Vdd)이 인가되며 MOSFET(15, 17, 20, 22)의 소오스는 접지(Vss)되는 구성이며, 상기 전체구성의 로직도는 제3도에 도시된 바와 같이 리셋 펄스의 주기를 이용하여 전자 결합 소자(CCD : Charge Coupled Device)를 구동시키기 위하여 사용되는 수평 펄스(30 : Horizontal Pulse)와, 상기 수평 펄스(30)와 같은 주기를 갖고 위상이 반대인 수평 펄스(40)를 일정시간(△t)동안 시간 지연(Time Delay)시킨후 앤드게이트(100)를 거쳐 출력하여 원하는 주파수의 리셋 펄스를 생성 출력(70)한다.In FIG. 2, the horizontal pulse 40 is connected to the MOSFET 15 after the resistor 25 is connected to the tile end of the capacitor 26 having one end grounded (Vss), and the drain of the MOSFET 15 is The gate of the MOSFET 17 is connected to the gate and the gate of the MOSFET 17 simultaneously with the source and gate of the MOSFET 14, and the drain of the MOSFET 17 is connected to the gate of the MOSFET 19 simultaneously with the source and gate of the MOSFET 16. The source of the MOSFET 19 is connected to the drain of the MOSFET 20 to which the horizontal pulse 30 is applied to the gate, and the drain is connected to the source and gate of the MOSFET 18 and simultaneously to the gate of the MOSFET 22. The drain of the MOSFET 22 is connected to the source and gate of the MOSFET 21 and to the gate of the MOSFET 23, and the source of the MOSFET 23 is connected to the output voltage terminal 70. At the same time, the gate and the source are connected to the drain of the MOSFET (24) grounded (Vss), the MOSFET (14, 16, 18, 21, 23) A power supply voltage Vdd is applied to each drain, and the source of the MOSFETs 15, 17, 20, and 22 are grounded (Vss). The logic diagram of the entire configuration is shown in FIG. Horizontal pulses (30: horizontal pulse) used to drive a charge coupled device (CCD) using a period, and the horizontal pulse 40 having the same period as the horizontal pulse 30 and the opposite phase Is delayed for a predetermined time (Δt) and then output through the AND gate 100 to generate a reset pulse of a desired frequency.

이하 상기 구성의 동작을 첨부된 제2도∼제4도를 참조하여 설명하면 다음과 같다.Hereinafter, the operation of the configuration will be described with reference to FIGS. 2 to 4.

수평 펄스(30, 40)를 앤드 동작시키기 위하여 수평 펄스(40)를 시간 지연시키는데, 이때 지연시키는 정도에 따라 리셋 펄스의 폭이 결정되게 된다. 즉 제2도에 수평 펄스(40)는 제4a도와 같이 순차 지연된(a→b→c) 펄스를 발생하고, 상기 지연된 수평 펄스(제4a도의 “c”파형)을 제4b도에 도시된 바와 같이 수평 펄스(30)와 앤드(AND) 동작시키면, 위상이 반전된 출력이 O[V]∼Vdd[V]의 범위에서 나타나게 되고, 이 출력 파형을 다시 위상 반전시킨 후, 리셋 게이트 입력에 필요한 적합한 기준전압 전위 레벨(Vref)로 만들어 최종 출력을 얻게 된다.The horizontal pulse 40 is time-delayed to AND the horizontal pulses 30 and 40, and the width of the reset pulse is determined according to the degree of delay. That is, the horizontal pulse 40 in FIG. 2 generates pulses sequentially delayed (a → b → c) as shown in FIG. 4a, and the delayed horizontal pulse (“c” waveform in FIG. 4a) is shown in FIG. 4b. In the same manner, when the horizontal pulse 30 and the AND are operated, the output of which phase is inverted appears in the range of O [V] to Vdd [V]. After the phase of the output waveform is inverted again, it is necessary for the reset gate input. Proper reference voltage potential level (Vref) is achieved to obtain the final output.

따라서, 상기 본 발명에 의한 리셋 펄스 발진기 내장형 촬상 센서는 센서의 외부로부터 유입되는 클록킹 펄스를 이용하여 리셋 펄스를 촬상 센서의 내부에서 생성시키게 되므로, 촬상 센서의 기생 정전 용량을 줄일 수 있어 높은 주파수(High Frequency)에서도 동작이 용이하도록 하였으며, 펄스 핀(Pulse Pin)의 사용을 줄여 전체 디바이스에 신뢰성을 더하여 주고, 따라서 원가도 절감되는 효과를 갖게 된다.Therefore, since the reset pulse oscillator-embedded imaging sensor according to the present invention generates the reset pulse inside the imaging sensor by using the clocking pulse flowing from the outside of the sensor, the parasitic capacitance of the imaging sensor can be reduced and thus the high frequency can be reduced. It is easy to operate at (High Frequency), and it reduces the use of pulse pins, adds reliability to the whole device, and thus reduces the cost.

Claims (2)

일정시간(△t)동안 지연된 수평 펄스(40) 및 상기 수평 펄스(40)의 역위상인 수평 펄스(30)를 받아 논리적(AND)한후 기준 전압(Vref)의 리셋 펄스(Reset Pulse)를 출력(70)하는 MOSFET(14∼24)를 촬상 센서의 내부에 포함하여 구성된 것을 특징으로 하는 리셋 펄스 발진기 내장형 촬상 센서.Outputs a reset pulse of the reference voltage Vref after receiving the horizontal pulse 40 delayed for a predetermined time Δt and the horizontal pulse 30 which is the antiphase of the horizontal pulse 40. An imaging sensor with a built-in reset pulse oscillator comprising (70) MOSFETs 14 to 24 inside the imaging sensor. 제1항에 있어서, 수평 클록 펄스(Horizontal Clocking Pulse)(30, 40)를 사용하여 리셋 펄스를 발생한 것을 특징으로 하는 리셋 펄스 발진기 내장형 촬상 센서.An image pickup sensor with a built-in reset pulse oscillator according to claim 1, wherein a reset pulse is generated using a horizontal clock pulse (30, 40).
KR1019900003157A 1990-03-09 1990-03-09 Image-pick up sensor including reset-pulse generator KR930005190B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900003157A KR930005190B1 (en) 1990-03-09 1990-03-09 Image-pick up sensor including reset-pulse generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900003157A KR930005190B1 (en) 1990-03-09 1990-03-09 Image-pick up sensor including reset-pulse generator

Publications (2)

Publication Number Publication Date
KR910017647A KR910017647A (en) 1991-11-05
KR930005190B1 true KR930005190B1 (en) 1993-06-16

Family

ID=19296832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900003157A KR930005190B1 (en) 1990-03-09 1990-03-09 Image-pick up sensor including reset-pulse generator

Country Status (1)

Country Link
KR (1) KR930005190B1 (en)

Also Published As

Publication number Publication date
KR910017647A (en) 1991-11-05

Similar Documents

Publication Publication Date Title
US5742047A (en) Highly uniform five volt CMOS image photodiode sensor array with improved contrast ratio and dynamic range
KR100660193B1 (en) Self compensating correlated double sampling circuit
US4544848A (en) Photo-electric conversion device with accumulation time control and leakage current compensation
US7800676B2 (en) CMOS image sensor with active reset and 4-transistor pixels
KR950034813A (en) Solid state imaging device
GB2042238A (en) Drive circuit for a liquid crystal display panel
US4907089A (en) Timing pulse generator
EP0734026B1 (en) Switching circuit and charge transfer device using same
US4011402A (en) Scanning circuit to deliver train of pulses shifted by a constant delay one after another
EP0506081B1 (en) Voltage amplifier circuit and image pickup device including the voltage amplifier circuit
US4155006A (en) Driver circuit for a solid-state imaging device
US5105450A (en) Charge transfer device having alternating large and small transfer electrodes
JPH04286464A (en) Output circuit for image sensor
KR930005190B1 (en) Image-pick up sensor including reset-pulse generator
US6862041B2 (en) Circuit for processing charge detecting signal having FETS with commonly connected gates
US5986702A (en) Solid state image pickup device
US6593560B2 (en) Photodetector circuit with voltage output
TW202325000A (en) Electronic device
US4992876A (en) Noise reduction circuit for an imaging and recording apparatus with an MOS solid-state imaging device
JP2902156B2 (en) Imaging sensor
JP2001045377A (en) Mos image sensor
US5731833A (en) Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same
JP2534717B2 (en) Clamp circuit
EP1353500B1 (en) Image sensor
JPH01190179A (en) Noise reduction circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee