KR930003010Y1 - Bias circuit - Google Patents
Bias circuit Download PDFInfo
- Publication number
- KR930003010Y1 KR930003010Y1 KR2019880021862U KR880021862U KR930003010Y1 KR 930003010 Y1 KR930003010 Y1 KR 930003010Y1 KR 2019880021862 U KR2019880021862 U KR 2019880021862U KR 880021862 U KR880021862 U KR 880021862U KR 930003010 Y1 KR930003010 Y1 KR 930003010Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- voltage
- base
- collector
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본고안 장치의 회로도.1 is a circuit diagram of the present device.
제2도는 종래의 바이어스 공급장치 회로도.2 is a conventional bias supply circuit diagram.
본고안은 임계전압(THRESHOLD VOLTAGE)을 가진 바이어스 공급장치에 관한 것으로서 특히, 시동부의 출력을 자기 바이어스부를 통해 출력부에 연결하되 출력부는 궤환부를 통해 시동부에 연결하여서된 바이어스 공급장치에 관한 것이다.The present invention relates to a bias supply having a threshold voltage (THRESHOLD VOLTAGE), and more particularly, to a bias supply by connecting the output of the starter to the output via the magnetic bias, but the output is connected to the starter through the feedback.
종래의 바이어스 공급장치는 제2도에 도시한 바와 같이 저항(Rs)과 다이오드(D1-D5)로 구성된 시동부(31)의 출력은 트랜진스터(Q1,Q2,Q4-Q6)와 저항(Rx, R)으로 구성된 자기바이어스부(32)를 통해 트랜지스터(Q3,Q7)와 제너다이오드(ZD1)로 구성된 출력부(33)에 연결하여서 된 것으로서 트랜지스(Q1,Q2,Q4,-Q6)와 저항(Rx,R)은 자기 바이어스부(32)로서 공급전압(B+)에 관계없이 저항(R)과 트랜지스터(Q1)의 에미터와 베이스간의 전압(VBE)에 의해 결정되는 독립 바이어스 공급회로가 된다.In the conventional bias supply apparatus, as shown in FIG. 2, the output of the starter 31 including the resistors Rs and the diodes D 1 -D 5 is provided with the transistors Q 1 , Q 2 , Q 4 −. Q 6) and the resistor (Rx, R) transistor as a hayeoseo connected to the self-bias unit 32, a transistor (Q 3, through Q 7) and a zener diode (ZD 1), output section 33, consisting of consisting of ( Q 1 , Q 2 , Q 4 , -Q 6 ) and resistors Rx and R are self-biasing units 32 and emitters of resistor R and transistor Q 1 irrespective of supply voltage B + . It becomes an independent bias supply circuit determined by the voltage VBE between the base and the base.
따라서 시동부(31)가 없이도 자기 바이어스부(32)만 있으면 공급전원(B+)전압을 높혀도 전류가 흐르지 않는 조건에 있고, 시동부(31)는 이 자기 바이어스부(32)에 전류를 공급하게 된다.Therefore, if there is only the self-biasing part 32 without the starting part 31, the current will not flow even if the supply power supply (B + ) voltage is raised, and the starting part 31 supplies a current to this self-biasing part 32. Will be supplied.
제로 전류 조건에서 트랜지스터(Q1)의 베이스는 접지전위이고, 누설전류에 의해 트랜지스터(Q2)의 베이스에는 수십 미리 볼트(mV)만 걸리게 된다.Under zero current conditions, the base of the transistor Q 1 is at ground potential, and only a few volts (mV) is applied to the base of the transistor Q 2 by the leakage current.
한편, 다이오드(D1)의 애노우드에는 4개의 다이오드(D2-D5)에 의하여 VBE의 4배가 되는 전압(즉 4VBE)이 걸려있고, 저항(Rx)에는 3배의 VBE가 걸리게 되므로서 트랜지스터(Q1,Q2)에 전류가 흐르게 됨과 동시에 트랜지스터(Q4,Q5)에도 전류가 흐르게 되는데, 이 전류는 트랜지스터(Q1)의 베이스와 에미터간의 전압(VBE)과 저항(R)간에 의해 고정된 값으로 결정된다.On the other hand, four diodes (D 2 -D 5 ) are applied to the anode of the diode (D 1 ) by four times the voltage (ie, 4VBE) of VBE, and resistor (Rx) takes three times the VBE. At the same time as the current flows through the transistors Q 1 and Q 2 , the current flows through the transistors Q 4 and Q 5 , which are the voltage VBE between the base and the emitter of the transistor Q 1 and the resistance R. The fixed value is determined by).
따라서 트랜지스터(Q1,Q2,Q4,Q5)에 전류가 흐르게 되면 트랜지스터(Q2)의 베이스에는 전압(2VBE)이 걸리고, 트랜지스터(Q1)의 콜렉터 전류(IC) x저항(Rx)치=2VBE가 되면 다이오드(D1)양단에 0볼트가 걸려 다이오드(D1)는 오프되며, 시동부(31)는 자기 바이어스(32)와 격리된다.Therefore, when a current flows through the transistors Q 1 , Q 2 , Q 4 and Q 5 , a voltage 2VBE is applied to the base of the transistor Q 2 , and the collector current IC x resistance Rx of the transistor Q 1 is applied. ) = when the value 2VBE are 0 V across the diode (D 1) hanging the diode (D 1) is off, the start-up section 31 are isolated from the magnetic bias (32).
또한, 트랜지스터(Q4,Q5)에 전류가 흐르게 되면 같은 크기의 전류가 트랜지스터(Q6)에는 흐르게 되고, 이 전류는 다시 출력부(33)의 제너 다이오드(ZD1)와 트랜지스터(Q3)에 흐르게 됨에따라 트랜지스터(Q7)의 베이스 전압은 트랜지스터(Q3)의 에미터와 베이스 사이에 걸린 전압(VBE)과 제너다이오드(ZD1)에 걸린 전압(VZ)이 합산된 전압으로 나타나게 되어 트랜지스터(Q7)의 에미터에 나타나는 출력전압은 제너 다이오드(ZD1)에 의해 고정된 전압이 출력된다.In addition, when a current flows through the transistors Q 4 and Q 5 , a current of the same magnitude flows through the transistor Q 6 , and this current is again applied to the zener diode ZD 1 and the transistor Q 3 of the output unit 33. ), The base voltage of transistor Q 7 is represented by the sum of the voltage VBE between the emitter and base of transistor Q 3 and the voltage VZ across zener diode ZD 1 . The output voltage appearing at the emitter of the transistor Q 7 is output by a voltage fixed by the zener diode ZD 1 .
따라서 입력전압의 상위 임계전압 이상이 되어야만 출력 바이어스 전압이 걸리고, 또 입력전압의 하위 임계 전압 이하이면, 출력 바이어스가 오프되어야 하는 특성이 요구되는 회로에는 적용시킬수 없는 단점이 있다.Therefore, when the output bias voltage is applied only when the upper threshold voltage of the input voltage is higher than the lower threshold voltage of the input voltage, the output bias voltage cannot be applied to a circuit requiring the characteristic that the output bias must be turned off.
본 고안은 이와같은 종래의 단점을 해결하기 위하여 다수개의 저항과 다이오드 및 트랜지스터로 구성된 시동부의 출력을 다수개의 트랜지스터와 제너다이오드로 구성된 자기바이어스부를 통해 출력 트랜지스터에 연결하되 출력 트랜지스터의 에미터는 궤환부를 통해 시동부에 연결하여 입력전압이 상위전압t()보다 크면 출력에 바이어스가 잡혀 입력전압의 크기에 관계없이 일정한 전압을 출력하도록하고, 이 상태에서 입력전압이 하위전압()보다 작으면 출력전압이 ‘0’이 되는 특성을 갖는 회로에 적당하도록한 바이어스 공급장치를 제공하는 것을 목적으로하며, 이하 첨부된 도면을 참조하여 본고안의 구성및 작용효과를 상세히 설명하면 다음과 같다.The present invention connects the output of the starter portion consisting of a plurality of resistors, diodes and transistors to the output transistor through a magnetic bias portion composed of a plurality of transistors and zener diodes, but the emitter of the output transistor Input voltage is higher than t If it is greater than), the output is biased so that a constant voltage is output regardless of the magnitude of the input voltage. It is an object of the present invention to provide a bias supply device suitable for a circuit having an output voltage of less than 0), and the construction and operation effects of the present invention will be described in detail below with reference to the accompanying drawings. same.
제1도에 의하면 본고안 장치는 입력단자(Vin)가 애노우드에 연결된 다이오드(D1)의 캐소우드는 트랜지스터(Q1)의 베이스에 연결함과 동시에 분배저항(R2-R4)을 통해 접지하고, 저항(R2,R3)의 접속점은 트랜지스터(Q4)의 에미터에 연결하며, 저항(R3,R4)의 접속점은 에미터 접지 트랜지스터(Q3)의 콜렉터에 연결함과 동시에 제너다이오드(D2)를 통해 트랜지스터(Q4)의 베이스에 연결하여된 시동부(1)와; 베이스가 시동부(1)의 트랜지스터(Q4)의 콜렉터에 연결된 트랜지스터(Q5,Q6)로 구성된 전류밀러부(3A)와 베이스가 전류밀러부(3A)의 트랜지스터(Q6)의 콜렉터에 연결된 트랜지스터(Q7,Q8)로 구성된 전류밀러부(3B) 및 제너다이오드(D3)로 구성된 자기바이어스부(3)와, 전류밀러부(3B)의 트랜지스터(Q8)의 콜렉터에 베이스가 연결된 트랜지스터(Q9)및 트랜지스터(Q9)의 에미터에 연결된 출력단자(Vout)로 구성된 출력부(4)와; 출력단자(Vout)에 베이스가 연결되고, 시동부(1)의 트랜지스터(Q3)의 베이스에 콜렉터가 연결된 에미터접지 트랜지스터(Q2)로 구성된 궤환부(2)로 구성된 것으로서, 여기서 궤환부(2)는 자기 바이어스가 걸렸을때 시동부(1)에 영향을 미치는 것을 방지하기 위한 것으로 트랜지스터(Q5)와 제너다이오드(D5)에 의해 출력부(4), 트랜지스터(Q9)의 베이스에 일정한 바이어스전압이 걸리고, 저항(R4,R5,R7)은 수백KΩ의 큰저항이며, 저항(R2,R3)은 상위전압()을( 결정하고 저항(R6)은 제너다이오드(D3)가 제너영역에서 동작하도록 전류를 조절하기 위한 것이다.According to FIG. 1, the device of the present invention connects the cathode of the diode D 1 having the input terminal Vin connected to the anode, to the base of the transistor Q 1 , and simultaneously to the distribution resistor R 2 -R 4 . Ground through, the connection points of resistors R 2 and R 3 are connected to the emitter of transistor Q 4 , and the connection points of resistors R 3 and R 4 are connected to the collector of emitter ground transistor Q 3 . And a starter 1 connected to the base of the transistor Q 4 through a zener diode D 2 ; The collector of the transistor (Q 6) of the base the starting unit (1) the transistor (Q 4), a current mirror portion (3A) and the base, the current mirror portion (3A) consisting of a transistor (Q 5, Q 6) connected to the collector of the A magnetic bias portion 3 composed of a current mirror portion 3B composed of transistors Q 7 and Q 8 connected thereto and a zener diode D 3 , and a collector of transistors Q 8 of the current mirror portion 3B. An output part 4 composed of a transistor Q 9 having a base connected thereto and an output terminal Vout connected to an emitter of the transistor Q 9 ; It consists of a feedback part (2) consisting of an emitter grounding transistor (Q 2 ) having a base connected to the output terminal (Vout) and a collector connected to the base of the transistor (Q 3 ) of the starter (1), wherein the feedback part (2) is for preventing the influence of the starter 1 when a self bias is applied, and the base of the output unit 4 and the transistor Q 9 by the transistor Q 5 and the zener diode D 5 . A constant bias voltage is applied to the resistors. The resistors (R 4 , R 5 , R 7 ) are large resistors of several hundred KΩ, and the resistors (R 2 , R 3 ) are upper ) And the resistor R 6 is to regulate the current so that the zener diode D 3 operates in the zener region.
이와같은 구성으로된 본고안 장치의 작용효과는 먼저 입력단자(Vin)의 전압이 증가하여도 저항(R3)양단에 Vz+VBE(즉 제너다이오드(D2)양단전압+트랜지스터(Q4)의 베이스와 에미터간의 전압)가 걸리기 전까지는 트랜지스터(Q4)가 오프되고, 자기 바이어스부(3)는 제로 전류 필요조건에 있게되므로서 출력단자(Vout)는 OV가 된다.The effect of the proposed device with such a configuration is that Vz + VBE (i.e., voltage across Zener diode (D 2 ) + transistor (Q 4 ) across the resistor R 3 ) even if the voltage of the input terminal Vin increases. The transistor Q 4 is turned off until the voltage between the base and the emitter is applied, and the output terminal Vout becomes OV since the magnetic bias part 3 is in zero current requirement.
따라서 궤환부(2)의 트랜지스터(Q2)도 오프 되므로서 트랜지스터(Q3)의 베이스에 흐르는 전류는 트랜지스터(Q1)의 콜렉터 전류와 같게된다.Accordingly, since the transistor Q 2 of the feedback unit 2 is also turned off, the current flowing through the base of the transistor Q 3 becomes equal to the collector current of the transistor Q 1 .
또한, 다이오드(D1)와 저항(R2,R3)에 흐르는 전류는 저항(R4)값이 수백 KΩ의 큰저항이므로서 대부분이 트랜지스터(Q3)의 콜렉터에 흐르게 되어 트랜지스터(Q3)는 포화(SATURATION)상태가 된다.Further, the diode (D 1) and resistor (R 2, R 3) the current flowing in the resistor (R 4) value is most standing so large resistance of several hundred KΩ to flow in the collector of the transistor (Q 3) transistors (Q 3 ) Becomes SATURATION.
한편, 입력단자(Vin)의 전압이 더증가하여 저항(R3)에 흐르는 전류가 증가하게 되면, 저항(R3)에 걸리는 저압이 제너다이오드(D2)의 양단전압(Vz)과 트랜지스터(Q4)의 베이스와 에미터 전압(VBE)의 합과 같으면 트랜지스터(Q4)가 온이됨에 따라 자가바이어스부(3)내의 전류밀러부(3A,3B)를 구성하는 트랜지스터(Q5-Q8)에 전류가 흐르게 됨으로서 출력부(4)의 출력 트랜지스터(Q9)가 온이된다.On the other hand, when the voltage of the input terminal Vin further increases to increase the current flowing through the resistor R 3 , the low voltage applied to the resistor R 3 causes the voltage Vz between both ends of the zener diode D 2 and the transistor ( Q 4) and equal to the sum transistor (Q 4), the current mirror portion in the self-bias in accordance with section 3 as a whole (3A, 3B) to configure transistors (Q 5 -Q to the base and the emitter voltage (VBE) The current flows in 8 ), so that the output transistor Q 9 of the output unit 4 is turned on.
이때 제너 다이오드(D3)에는 일정전압(Vz)이 걸리게 됨에따라 트랜지스터(Q5,Q9)와 제너다이 오드(D3)에 의해 출력단자(Vout)에는 제너다이오드(D3)에 의한 일정전압(Vz)이 출력된다.The zener diode (D 3) is constant by the constant voltage transistor (Q 5, Q 9) as (Vz) is caught with a Zener diode (D 3), the output terminal (Vout) by the zener diode (D 3) The voltage Vz is output.
한편 저항(R7)값을 조절하여 트랜지스터(Q2)가 포화영역이 되도록하면 트랜지스터(Q2)가 온이되므로서 트랜지스터(Q3)가 오프되어 저항(R3)에 흐르는 전류는 저항(R4)에 흐르는 전류밖에 없게되는데, 이때 저항(R4)값은 수백 KΩ의 큰 저항이므로 실제 저항(R3)에 흐르는 전류는 매우적다.On the other hand, if the value of the resistor R 7 is adjusted so that the transistor Q 2 is in the saturation region, the transistor Q 2 is turned on and the transistor Q 3 is turned off so that the current flowing through the resistor R 3 becomes the resistance ( There is only a current flowing through R 4 ). At this time, the resistance (R 4 ) is a large resistance of several hundred KΩ, so the current flowing through the actual resistance (R 3 ) is very small.
따라서 저항(R3)에 걸리는 전압은 제너다이오드(D2) 양단전압(Vz)+트랜지스터(+Q4)의 베이스와 에미터 전압()보다 작게되므로서 트랜지스터(Q4)는 오프되고, 시동부(1)는 자기 바이어스부(3)와 분리된다.Therefore, the voltage across the resistor R 3 is equal to the base and emitter voltage (Vz) + transistor (+ Q 4 ) across the zener diode (D 2 ). The transistor Q 4 is turned off while being smaller than), and the starter 1 is separated from the self bias unit 3.
또한 트랜지스터(Q4)가 오프된다하더라도 트랜지스터(Q5)이하의 소자에는 자기 바이어스가 걸리게 되어 입력단자(Vin)의 전압이 증가하더라고 제너다이오드(D3)에 의한 일정한 전압이 출력단자(Vout)에 걸리게 된다.In addition, even when the transistor Q 4 is turned off, the element below the transistor Q 5 is subjected to self biasing, and even though the voltage of the input terminal Vin increases, a constant voltage caused by the zener diode D 3 remains at the output terminal Vout. Is caught.
입력단자(Vin)의 전압이 상위전압(Von)보다 큰상태에서 감소할때에는 제너다이오드(D3)에 의한 제너전압이 걸리는 입력단자(Vin)전압의 최소값은 트랜지스터(Q8)가 포화영역이 될때이며, 그때의 입력단자(Vin)전압은 제너다이오드(D3)의 양단전압(Vz)+트랜지스터(Q8)의 베이스와 에미터 사이의 전압()+트랜지스터(Q5)콜렉터와 에미터간의 전압()이 걸리게 된다.When the voltage of the input terminal Vin decreases in a state larger than the upper voltage Von, the minimum value of the input terminal Vin, which is applied to the zener voltage by the zener diode D 3 , is set to the saturation region of the transistor Q 8 . The input terminal (Vin) voltage at that time is the voltage between the base and emitter (Vz) of the zener diode (D 3 ) + transistor (Q 8 ) ) + Transistor (Q 5 ) Voltage between collector and emitter ) Takes.
입력단자(Vin)의 전압이 이 전압보다 더 떨어지면 제너다이오드(D3)의 제너영역을 벗어나게 됨에따라 제너다이어드(D3)에는 매우 작은 누설전류만 흐르게 되고, 트랜지스터(Q5,Q6,Q7,Q8)로 구성된 전류밀러부(3A,3B)에 의해 더욱더 적은 전류가 흐르게 되므로서 자기 바이어스부(3)는 오프되며, 이에따라 출력단자(Vout)전압도 OV가 된다.Zener Dyer de (D 3), the flows only a very small leakage current as the voltage on the input terminal (Vin) off the zener region of more falls zener diode (D 3) than the voltage, the transistors (Q 5, Q 6, The current biasing portion 3A, 3B constituted by Q 7 and Q 8 flows even less current, so that the self biasing portion 3 is turned off, so that the output terminal Vout voltage also becomes OV.
이상에서 설명한 바와같이 본고안 장치는 입력전압이 상위전압(Von)보다 크면 출력에 바이어스가 잡히게 되어 입력전압의 크기에 관계없이 일정한 전압이 출력되고, 입력전압이 또다른 하위전압(Voff)보다 작으면 출력전압을 OV로 하는 특성을 갖는다.As described above, when the input voltage is higher than the upper voltage (Von), the device is biased at the output, and a constant voltage is output regardless of the magnitude of the input voltage, and the input voltage is smaller than another lower voltage (Voff). In this case, the output voltage is set to OV.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880021862U KR930003010Y1 (en) | 1988-12-29 | 1988-12-29 | Bias circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880021862U KR930003010Y1 (en) | 1988-12-29 | 1988-12-29 | Bias circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900013609U KR900013609U (en) | 1990-07-05 |
| KR930003010Y1 true KR930003010Y1 (en) | 1993-05-27 |
Family
ID=19282653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880021862U KR930003010Y1 (en) | 1988-12-29 | 1988-12-29 | Bias circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930003010Y1 (en) |
-
1988
- 1988-12-29 KR KR2019880021862U patent/KR930003010Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900013609U (en) | 1990-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407537B2 (en) | Voltage regulator provided with a current limiter | |
| US4808907A (en) | Current regulator and method | |
| EP0064513A1 (en) | Bias current reference circuit. | |
| US4578633A (en) | Constant current source circuit | |
| EP0155720B1 (en) | Cascode current source arrangement | |
| US4558226A (en) | Voltage detecting circuit with hysteresis characteristic and high noise immunity | |
| US5798663A (en) | Precision hysteresis generator | |
| JPH03119812A (en) | Current detecting circuit | |
| US20020014883A1 (en) | Current source with low supply voltage and with low voltage sensitivity | |
| EP1220071A1 (en) | Semiconductor device | |
| US6504352B2 (en) | On chip current source | |
| US4937515A (en) | Low supply voltage current mirror circuit | |
| KR930003010Y1 (en) | Bias circuit | |
| US4647840A (en) | Current mirror circuit | |
| JP2533201B2 (en) | AM detection circuit | |
| US4786855A (en) | Regulator for current source transistor bias voltage | |
| EP0343731A2 (en) | Unity-gain current-limiting circuit | |
| US6456058B1 (en) | Temperature stable integrated circuit full wave level detector incorporating a single operational amplifier stage design | |
| JPS58132816A (en) | Electric circuit | |
| JPS63305415A (en) | Current mirror circuit layout | |
| KR100281357B1 (en) | Comparator circuit with input level limiter to get stable output regardless of input level | |
| JPH0749541Y2 (en) | Transistor switch circuit | |
| KR930004587Y1 (en) | Starting circuit | |
| JP2591805Y2 (en) | Power supply voltage monitoring circuit | |
| KR0171853B1 (en) | The lowest voltage control circuit of electric signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20030417 Year of fee payment: 11 |
|
| EXPY | Expiration of term |