KR930002913B1 - Driving method and circuit of electroluminescence display cell - Google Patents

Driving method and circuit of electroluminescence display cell Download PDF

Info

Publication number
KR930002913B1
KR930002913B1 KR1019890019341A KR890019341A KR930002913B1 KR 930002913 B1 KR930002913 B1 KR 930002913B1 KR 1019890019341 A KR1019890019341 A KR 1019890019341A KR 890019341 A KR890019341 A KR 890019341A KR 930002913 B1 KR930002913 B1 KR 930002913B1
Authority
KR
South Korea
Prior art keywords
signal
high voltage
positive
negative
output
Prior art date
Application number
KR1019890019341A
Other languages
Korean (ko)
Other versions
KR910012771A (en
Inventor
박철우
Original Assignee
삼성전관 주식회사
김정배
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전관 주식회사, 김정배 filed Critical 삼성전관 주식회사
Priority to KR1019890019341A priority Critical patent/KR930002913B1/en
Publication of KR910012771A publication Critical patent/KR910012771A/en
Application granted granted Critical
Publication of KR930002913B1 publication Critical patent/KR930002913B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

The drive circuit for light-emitting the selected pixel two times to improve the luminance comprises a positive high voltage output unit (10) for converting a positive signal of AC input signal into a high voltage signal to output a composite signal, a negative output unit (20) for converting a negative signal of the AC input signal into a high voltage signal to output composite signal and a high voltage discharging unit (30) for discharging the high voltage of positive and negative signals, thereby outputting two composite signals having high voltage for a periode of the AC signal.

Description

박막 교류 EL표시소자의 구동방법 및 구동회로Driving method and driving circuit of thin film AC EL display element

제 1 도는 박막 교류 EL표시소자의 구조도.1 is a structural diagram of a thin film AC EL display element.

제 2 도는 본 발명의 EL표시소자의 종(row) 드라이버 구동 회로도.Fig. 2 is a row driver driving circuit diagram of the EL display element of the present invention.

제 3 도는 제 2 도의 각부 타이밍도.3 is a timing diagram of each part of FIG. 2;

제 4 도는 제 2 도의 합성신호 발생부의 상세도.4 is a detailed view of the synthesized signal generator of FIG.

제 5 도는 제 4 도의 각부 타이밍도이다.5 is a timing diagram of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 포지티브 고압출력부 20 : 네가티브 고압출력부10: positive high voltage output unit 20: negative high voltage output unit

30 : 고압 방전부30: high pressure discharge unit

본 발명은 박막 교류 EL(electroluminescence) 표시소자의 구동방법 및 구동회로에 관한 것으로서, 특히 선택된 화소를 2번 발광시켜 휘도를 개선함과 동시에 AC동작조건을 민족시켜 패널에 인가되는 리프레쉬 펄스를 필요로 하지 않게 되어 소비전력을 감소시킨 박막 교류 EL표시소자의 구동방법 및 구동회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and a driving circuit for a thin film alternating current EL (electroluminescence) display device. In particular, the present invention requires a refresh pulse applied to a panel by improving the luminance by simultaneously emitting the selected pixel twice and improving the luminance. The present invention relates to a driving method and a driving circuit of a thin film AC EL display device which reduces power consumption.

종래의 박막 교류 EL표시소자(이하, AC EL소자라 칭함)의 구동방법은 리프레쉬 방식을 이용하여 1프레임동안 동일극성의 고전압을 인가하여, EL소자를 구동한 후 패널전체에 역극성을 갖는 고전압 펄스를 일시에 인가함으로써 AC EL의 동작조건을 만족시켜주었다.The conventional method of driving a thin film AC EL display element (hereinafter referred to as an AC EL element) is to apply a high voltage of the same polarity for one frame by using a refresh method, and drive the EL element to have a high voltage having reverse polarity across the entire panel. By applying pulses at one time, the operating conditions of the AC EL were satisfied.

그러나, 상기와 같은 방법은 AC EL소자를 구동시키는 경우에는 화소에 따라 진폭 및 위상관계가 달라지며, 높은 전력을 필요로 하는 문제점이 있었다.However, the above-described method has a problem in that the amplitude and phase relationship varies depending on the pixel when driving the AC EL element, and requires high power.

본 발명은 상기한 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은 선택된 화소를 2번 발광시켜 휘도를 개선함과 동시에 AC동작조건을 만족시켜 패널에 인가되는 리프레쉬 펄스를 필요로 하지 않게 되어 소비전력을 감소시킨 AC EL소자의 구동방법 및 구동회로를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to emit a selected pixel twice to improve luminance and to satisfy an AC operating condition so that no refresh pulse is applied to the panel. The present invention provides a driving method and a driving circuit of an AC EL device having reduced power consumption.

상기 목적을 달성하기 위하여, 본 발명은 기판위에 투명 도전막, 절연층, 형광층, 절연층 및 금속전극이 순차적으로 적층된 EL소자의 종드라이버 구동방법에 있어서, 상기 전극중 하나를 선택하여 서로 반대극성을 갖는 2개의 고전압 펄스를 인가하여 교류적으로 EL소자를 구동시키는 박막 AC EL소자의 구동방법 및 구동회로를 특징으로 한다.In order to achieve the above object, the present invention provides a method for driving a longitudinal driver of an EL element in which a transparent conductive film, an insulating layer, a fluorescent layer, an insulating layer, and a metal electrode are sequentially stacked on a substrate, wherein one of the electrodes is selected to each other. A driving method and a driving circuit of a thin film AC EL element for driving EL elements in alternating current by applying two high voltage pulses having opposite polarities are provided.

이하, 본 발명의 실시예를 첨부도면에 따라 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail according to the accompanying drawings.

제 1 도는 일반적인 AC EL소자의 구조도를 나타낸 것이다. 도면에 나타낸 바와 같이, EL소자는 유리기판(1) 위에 투명 도전막(2)을 형성한 후, 그 위에 절연층(3), 형광층(4), 절연층(5), 알루미늄 전극(6)이 수차적으로 형성된다. 상기와 같이 형성된 평행전극(2), (6)중에서 하나의 전극을 선택하여 문턱전압 이상의 전압을 인가하면, 상ㆍ하전극의 교점에서 화소가 발광하게 된다.1 shows a structural diagram of a general AC EL element. As shown in the figure, the EL element forms a transparent conductive film 2 on the glass substrate 1, and thereafter, the insulating layer 3, the fluorescent layer 4, the insulating layer 5, and the aluminum electrode 6 thereon. ) Is formed aberrationally. When one of the parallel electrodes 2 and 6 formed as described above is selected and a voltage equal to or higher than the threshold voltage is applied, the pixel emits light at the intersection of the upper and lower electrodes.

제 2 도는 본 발명의 합성신호(CSP : Composite Signal Pulse)를 출력하는 회로도로서, 포지티브 신호(B)를 반전시키는 반전 게이트(G2)와 이에 연결된 콘덴서와 다이오드 및 MOS트랜지스터(M6), 저항(R4)으로 구성된 포지티즈 고압출력부(10)와, 네가티브 신호(C)를 받는 콘덴서와 다이오드 및 MOS트랜지스터(M7), 저항(R3)으로 구성된 네가티브 고압출력부(20)와, 상기 포지티브 고압출력부(10)와, 네가티브 고압출력부(20)에 연결된 저항(R1), (R2)과 클럭 입력신호(A)를 반전시키는 반전게이트(G1)와 이에 연결된 MOS트랜지스터(M4)(M5)와 다이오드 및 콘덴서로 구성된 고압 방전부(30)로 이루어진다. 상기한 제 2 도에서 제 3 도의 타이밍도를 참조하여 합성신호를 발생하는 동작을 설명한다.2 is a circuit diagram for outputting a composite signal (CSP) of the present invention. The inverted gate G 2 inverts the positive signal B, a capacitor, a diode, a MOS transistor M 6 , and a resistor connected thereto. and (R 4) as configured opposite Tees high-voltage output section 10, and a negative signal capacitor and the diode and a MOS transistor that receives the (C), (M 7), resistance (R 3) at the configured negative high-voltage output section 20, Inverting gate G 1 for inverting the positive high voltage output unit 10, the resistors R 1 , R 2 connected to the negative high voltage output unit 20, and the clock input signal A, and a MOS transistor connected thereto. (M 4 ) (M 5 ) and a high-pressure discharge unit 30 composed of a diode and a capacitor. An operation of generating a synthesized signal will be described with reference to the timing charts of FIGS. 2 to 3.

상기 제 3 도의 파형중 구간(가)은 클럭신호(A)가 로우이고, 포지티브 신호(B)가 하이이며, 네가티브신호(C)가 로우이다. 따라서 포지티브 고압출력부(10)는 반전게이트(G2)를 통해 반전된 상기 포지티브 신호(B)가 MOS트랜지스터(M6)를 온시켜 포지티브 문턱저압(+HV)이 합성신호 출력단(CSP)에 출력된다. 상기 제 3 도의 파형중 구간(다) 에서는 클럭신호(A)가 로우이고, 포지티브 신호(B)가 로우이며, 네가티브신호(C)는 하이이다.In the waveform (a) of FIG. 3, the clock signal A is low, the positive signal B is high, and the negative signal C is low. Accordingly, in the positive high voltage output unit 10, the positive signal B inverted through the inversion gate G 2 turns on the MOS transistor M6 so that the positive threshold low voltage (+ HV) is output to the composite signal output terminal CSP. do. The clock signal A is low, the positive signal B is low, and the negative signal C is high in the period (C) of the waveform of FIG.

이때는 네가티브 고압출력부(20)의 MOS트랜지스터(MOS트랜지스터(M7)가 온되어 네가티브 문턱 전압(-HV)이 상기 합성신호 출력단(CSP)에 출력된다.In this case, the MOS transistor (MOS transistor M 7 ) of the negative high voltage output unit 20 is turned on, and the negative threshold voltage (−HV) is output to the composite signal output terminal CSP.

상기 제 3 도의 파형중 구간(나)(라)에서는 클럭신호(A)가 하이이고, 포지티브 신호(B)와 네가티브신호(C)는 모두 로우이다. 이때는 상기 포지티브 고압출력부(10)와 네가티브 고압출력부(20)는 모두 오프되고, 고압방전출력부(30)의 MOS트랜지스터(M5)와 반전게이트(G1)를 통한 반전신호를 받는 MOS트랜지스터(M4)는 온되어 상기 포지티브 고압출력부(10)와 네가티브 고압출력부(20)의 고압을 모두 방전시킨다. 따라서 합성신호 출력단(CSP)/는 제로("0") 전위로 된다.In the section (b) (d) of the waveform of FIG. 3, the clock signal A is high, and both the positive signal B and the negative signal C are low. In this case, both the positive high voltage output unit 10 and the negative high voltage output unit 20 are turned off, and the MOS receiving the inversion signal through the MOS transistor M 5 and the inversion gate G 1 of the high voltage discharge output unit 30. The transistor M 4 is turned on to discharge both the high voltages of the positive high voltage output unit 10 and the negative high voltage output unit 20. Therefore, the composite signal output terminal CSP / becomes a zero ("0") potential.

이와 같이 서로 반대되는 극성을 갖는 포지티브 고압과 네가티브 고압이 EL소자를 2번 발광시키게 되는 것이다.Thus, the positive and negative high voltages having opposite polarities cause the EL element to emit light twice.

제 4 도는 EL소자에서 필요로 하는 전압중 종(row)전극에 문턱 전압 이상의 고전압을 인가하기 위한 본 발명에 다른 종드라이버의 회로도이다.4 is a circuit diagram of a slave driver according to the present invention for applying a high voltage of more than a threshold voltage to a row electrode among voltages required by an EL element.

도면에 나타낸 바와 같이, 데이타(D)가 입력단자(D1)에 입력되는 플립플롭(F1)의 출력(Q1)을 플립플롭(F2)의 입력단자(D2)에 연결하며, 그 출력(Q2)을 플립플로(F3)의 입력단자(D3)에 연결하고, 각각의 플립플롭(F1∼F3)의 출력(Q1∼Q3)을 한 입력에 인에이블 신호(RN)가 인가되는 앤드게이트(AN1∼AN3)의 타입 단자에 연결하며, 앤드게이트(AN1∼AN3)의 출력이 NMOS트랜지스터(M1∼M3)의 게이트단자에 인가되어 종전극에 인가되는 펄스(row1∼row5)를 출력하도록 연결하고, 상기 플립플롭(F1∼F3)은 클럭(CK)의 네가티브에지에서 트리거되도록 연결 구성되었다.As shown in the figure, and data (D) is connected to an input terminal (D 1) flip-flops (F 1) outputs an input terminal (D 2) of the (Q 1) flip-flops (F 2) in input to, its output (Q 2) the flip-flow (F 3) an input terminal (D 3) connected to, type enable to the output (Q 1 ~Q 3) of each flip-flop (F 1 ~F 3) in the connected to the terminal type of the signal (RN) is the aND gate (aN 1 ~AN 3) is applied, and the output of the aND gate (aN 1 ~AN 3) is applied to the gate terminal of the NMOS transistor (M 1 ~M 3) It is connected to output the pulses (row 1 ~ row 5 ) applied to the vertical electrode, the flip-flop (F 1 ~ F 3 ) is configured to be triggered on the negative edge of the clock (CK).

상기와 같이 구성된 회로의 동작을 제 5 도에 도시된 타이밍도에 따라 설명한다. 플립플롭(F1∼F3)은 제 5 도의 파형(a)에 도시된 클럭(CK)이 포지티브에서 네가티브로 되는 에지에서 입력단(D1∼D3)에 인가되는 신호에 따라 출력(Q1∼Q3)이 변화한다. 또한, 앤드게이트(AN1∼AN3)는 인에이블 상태에서 플립플롭(F1∼F3)의 출력(Q1∼Q3)이 하이상태가 될때만 동작하고, NMOS트랜지스터(M1∼M3)는 앤드게이트(AN1∼AN3)가 동작할때 게이트단자에 하이상태의 신호가 인가되어, 종전극에 합성신호발생부(CSP)에서 발생되는 합성신호가 지연된 고전압 펄스(row1∼row5)을 발생한다.The operation of the circuit configured as described above will be described according to the timing diagram shown in FIG. The flip-flops F 1 to F 3 have an output Q 1 according to a signal applied to the input terminals D 1 to D 3 at an edge at which the clock CK shown in the waveform (a) of FIG. 5 becomes positive to negative. the ~Q 3) is changed. Further, the AND gate (AN 1 ~AN 3) is a flip-flop in the enabled state (F 1 ~F 3) output (Q 1 ~Q 3) the operation only when the high state and, NMOS transistor (M 1 ~M of 3 ) is a high voltage pulse (row 1 to delayed signal) generated by the composite signal generator (CSP) at the gate electrode when a high state signal is applied to the gate terminal when the AND gates (AN 1 to AN 3 ) are operated. row 5 )

따라서, 제 5 도의 파성(b)에 도시된 데이타(D)신호가 플립플롭(F1)의 입력단자(D1)에 인가되면, 클럭(CK)의 네가티브에지에서 출력(Q1)이 하이상태로 되고, 이 하이신호는 인에이블신호(EN)와 함께 앤드게이트(AN1)에 인가되어 그 출력이 하이상태로 되므로, NMOS트랜지스터(M1)가 온된다.Therefore, when the data D signal shown in the wave b of FIG. 5 is applied to the input terminal D 1 of the flip-flop F 1 , the output Q 1 becomes high at the negative edge of the clock CK. The high signal is applied to the AND gate AN 1 together with the enable signal EN and the output thereof becomes high, so that the NMOS transistor M 1 is turned on.

그러므로, 앤드게이트(AN1)가 하이상태가 되어 NMOS트랜지스터(M1)가 동작하는 동안만 포지티브 고압과 네가티브 고압인 합성신호(CS)가 출력하게 되므로, 종전극(row1)에 인가되는 고전압 펄스가 5도의 파형(e)과 같이 출력된다. 한편 상기 플립플롭(F1)의 출력(Q1)은 플립플롭(F2)의 입력단자(D2)에 인가되므로 그 다음 클럭펄스(CK) 네가티브에지에서 그 출력(Q2) 이 하이로 된다. 그러므로, 상기와 마찬가지로 앤드게이트(AN2) 및 NMOS트랜지스터(M2)가 동작하여 종전극(row3)에 인가되는 고전압 펄스를 제 5 도의 파형(f)과 같이 출력하게 된다. 즉, 합성신호(CSP)를 플립플롭(F2)를 통하여 지연시켜 고전압 펄스를 발생하게 된다. 따라서, 서로 다른 극성을 갖는 2개의 고전압 펄스를 종전극에 인가함으로써, EL소자를 AC로 구동시켜 주게되며, 포지티브 고전압과 네가티브 고전압의 펄스가 2번 인가되어 선택된 화소가 2번 발광하게 된다.Therefore, since the AND gate AN 1 becomes high and the composite signal CS, which is a positive high voltage and a negative high voltage, is output only while the NMOS transistor M 1 is operating, the high voltage applied to the vertical electrode row 1 . The pulse is outputted as waveform e of 5 degrees. On the other hand to the output (Q 1) is a flip-flop so applied to the input terminal (D 2) of the (F 2) the next clock pulse (CK) and the output (Q 2) in the negative edge of the flip-flop (F 1) to the high do. Therefore, as described above, the AND gate AN 2 and the NMOS transistor M 2 operate to output the high voltage pulse applied to the vertical electrode row 3 as shown in the waveform f of FIG. 5. That is, the synthesized signal CSP is delayed through the flip-flop F 2 to generate a high voltage pulse. Therefore, by applying two high voltage pulses having different polarities to the vertical electrode, the EL element is driven by AC, and the positive high voltage and the negative high voltage pulses are applied twice so that the selected pixel emits light twice.

상기한 본 발명에 의하면, EL소자를 구동할 경우 고전압을 종전극에 2번 인가하게 되므로 필드 리프레쉬 구동방법의 단점인 화소에 따른 진폭 위상관계의 변화를 보완시켜 줄 수 있으며, 대칭 구동방식에 비해 선택된 화소를 2번 발광시켜 주므로써 고휘도를 얻을 수 있는 효과가 있는 것이다.According to the present invention, when the EL element is driven, the high voltage is applied to the vertical electrode twice, thereby making it possible to compensate for the change in the amplitude phase relationship according to the pixel, which is a disadvantage of the field refresh driving method, and compared with the symmetric driving method. By emitting the selected pixel twice, there is an effect that high brightness can be obtained.

Claims (2)

기판(1) 위에 투명도전막(2), 절연층(3), 형광층(4), 절연층(5) 및 금속전극(6) 이 순차적으로 적층된 EL소자의 종드라이버 구동방법에 있어서, 상기 투명도전막(2)과 금속전극(6)중 하나를 선택하여 서로 반대극성을 갖는 2개의 포지티브 고전압과 네가티브 고전압 펄스를 인가하여 교류적으로 EL소자를 2번 구동시키는 것을 특징으로 하는 박막 교류 EL표시소자의 구동방법.In the longitudinal driver driving method of an EL element in which a transparent conductive film (2), an insulating layer (3), a fluorescent layer (4), an insulating layer (5) and a metal electrode (6) are sequentially stacked on a substrate (1), A thin film alternating current EL display characterized in that one of the transparent conductive film (2) and the metal electrode (6) is selected to apply two positive high voltage and negative high voltage pulses having opposite polarities to drive the EL element two times in an alternating manner. Device driving method. 입력되는 교류신호중 포지티브신호를 고압으로 만들어 합성신호로 출력하는 포지티브 고압출력부(10)와, 상기 교류신호중 네가티브 신호를 고압으로 만들어 합성신호로 출력하는 네가티브 고압출력부(20)와, 상기 포지티브 고압과 네가티브고압을 방전시키는 고압방전부(30)로 구성되어 교류신호 1주기 동안 2개의 합성신호 고전압을 출력하도록 된 박막 교류 EL표시소자의 구동회로.A positive high voltage output unit 10 for outputting a positive signal of the alternating current signal into a composite signal and outputting it as a composite signal; And a high voltage discharge unit (30) for discharging negative high voltage to output two composite signal high voltages during one cycle of the AC signal.
KR1019890019341A 1989-12-22 1989-12-22 Driving method and circuit of electroluminescence display cell KR930002913B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890019341A KR930002913B1 (en) 1989-12-22 1989-12-22 Driving method and circuit of electroluminescence display cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890019341A KR930002913B1 (en) 1989-12-22 1989-12-22 Driving method and circuit of electroluminescence display cell

Publications (2)

Publication Number Publication Date
KR910012771A KR910012771A (en) 1991-08-08
KR930002913B1 true KR930002913B1 (en) 1993-04-15

Family

ID=19293499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890019341A KR930002913B1 (en) 1989-12-22 1989-12-22 Driving method and circuit of electroluminescence display cell

Country Status (1)

Country Link
KR (1) KR930002913B1 (en)

Also Published As

Publication number Publication date
KR910012771A (en) 1991-08-08

Similar Documents

Publication Publication Date Title
JP2976923B2 (en) Drive device for capacitive loads
US4962374A (en) Thin film el display panel drive circuit
US10140930B2 (en) Signal generating unit, shift register, display device and signal generating method
US6621228B2 (en) EL display apparatus
GB2177532A (en) Driving EL display panels
US6504520B1 (en) Electroluminescent display device having equalized luminance
US5206631A (en) Method and apparatus for driving a capacitive flat matrix display panel
US6127993A (en) Method and apparatus for driving display device
KR930002913B1 (en) Driving method and circuit of electroluminescence display cell
US7042425B2 (en) Display device
JP3879275B2 (en) Matrix type display device
JP2914234B2 (en) EL display device
JP2619083B2 (en) Driving method of display device
US5233340A (en) Method of driving a display device
JP3598664B2 (en) EL display device
JP2693238B2 (en) Driving method of display device
JP2822755B2 (en) EL display device
US20030063061A1 (en) High contrast LCD microdisplay utilizing row select boostrap circuitry
JP2628760B2 (en) Display drive
RU2133058C1 (en) Thin-film fluorescent panel control device
JPS62507B2 (en)
JP2533945B2 (en) Driving method for thin film EL display device
JPS6114527B2 (en)
JP4360170B2 (en) EL display device and EL display drive control method
JP2892540B2 (en) Display drive

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090330

Year of fee payment: 17

EXPY Expiration of term