KR930002349Y1

KR930002349Y1 - High speed peak detecting circuit

Info

Publication number: KR930002349Y1
Application number: KR2019900017396U
Authority: KR
Inventors: 최고희
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1990-11-13
Filing date: 1990-11-13
Publication date: 1993-05-06
Also published as: KR920009918U

Abstract

내용 없음.No content.

Description

High speed peak detection circuit

제1도는 종래의 피크 검출회로1 is a conventional peak detection circuit.

제2도는 본 고안에 따른 고속 피크 검출회로도.2 is a high-speed peak detection circuit diagram according to the present invention.

제3도는 본 고안에 따른 실시예 회로도.3 is an embodiment circuit diagram according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100 : 입력 110 : 차동 증폭기100: input 110: differential amplifier

120 : 커렌트 미러 130 : 스위칭부120: current mirror 130: switching unit

140 : 전류원140: current source

본 고안은 고속 피크(Peak) 검출회로에 관한 것으로, 특히 짧은 주기를 갖는 신호에 대해서도 효과적으로 피크를 검출하게 하기 위해서 회로 동작의 정밀도 및 속도(Speed)를 개선시킨 고속 피크 검출회로에 관한 것이다.The present invention relates to a high-speed peak detection circuit, and more particularly to a high-speed peak detection circuit that improves the precision and speed of the circuit operation to effectively detect the peak even for a signal having a short period.

종래의 기술구성은 제1도에 도시된 바와같이 입력(10)은 차동증폭기(30)의 트랜지스터(1) 베이스에 인가되며 트랜지스터(2)의 베이스는 출력단(60)에 연결되고, 차동증폭기(30)는 트랜지스터(3,4)로 이루어진 커렌트미러(Current Mirror)(20)에 연결됨과 동시에 트랜지스터(5,7)와 저항(21)으로 이루어진 바이어스부(40)에 연결되고, 커렌트 미러(20)의 트랜지스터(3) 컬렉터는 트랜지스터(6)의 베이스에 연결되고, 트랜지스터(6)의 에미터에는 저항(22)을 통해 전원전압(Vcc)이 인가되며 컬렉터는 트랜지스터(2)의 베이스와 일단이 접지된 콘덴서(23)에 연결되는 구성으로써, 입력 (10)이 차동증폭기(30)에 인가되고, 이 입력이 트랜지스터(2)의 베이스 전압보다 높으면 트랜지스터(1)의 컬렉터 전류가 증가하고, 트랜지스터(2)의 컬렉터 전류는 상대적으로 감소하여 트랜지스터(6)의 베이스 전위가 하강하게 되어 트랜지스터(6)는 동작하여 입력에 인가된 전압의 상승에 비례하는 전압을 콘덴서(23)에 충전하게 되며 반대로 입력이 트랜지스터(2)의 베이스 전압, 즉 콘덴서(23)에 충전된 전압보다 낮으면 트랜지스터(1)의 컬렉터 전위는 상승하고 트랜지스터(2)의 컬렉터 전류가 증가하여 전위가 낮아져서 트랜지스터(6)를 오프(Off)하게 되므로 콘덴서(23)에 충전된 전압은 이전상태를 그대로 유지하도록 한다.In the prior art configuration, as shown in FIG. 1, the input 10 is applied to the base of the transistor 1 of the differential amplifier 30 and the base of the transistor 2 is connected to the output terminal 60, and the differential amplifier ( 30 is connected to a current mirror 20 made of transistors 3 and 4 and to a bias portion 40 made of transistors 5 and 7 and resistor 21, and is connected to a current mirror. The collector of transistor 3 of 20 is connected to the base of transistor 6, the power supply voltage Vcc is applied to the emitter of transistor 6 via a resistor 22 and the collector is the base of transistor 2. And the one end is connected to the grounded capacitor 23, the input 10 is applied to the differential amplifier 30, the collector current of the transistor 1 increases if this input is higher than the base voltage of the transistor (2) In addition, the collector current of the transistor 2 decreases relatively so that the transistor 6 The base potential of the transistor is lowered so that the transistor 6 operates to charge the capacitor 23 with a voltage proportional to the increase of the voltage applied to the input. When the voltage is lower than the voltage charged in the capacitor 1, the collector potential of the transistor 1 rises, the collector current of the transistor 2 increases, and the potential decreases to turn off the transistor 6, so that the voltage charged in the capacitor 23 Keep the previous state.

따라서 입력전압(10)이 콘덴서(23)에 충전된 전위보다 높을때는 입력전위에 맞게 콘덴서에 충전하고 낮을때는 그이전 상태를 유지하도록하여 입력된 신호의 피크 값을 유지하여 출력(60)에서 얻을 수 있도록 한다.Therefore, when the input voltage 10 is higher than the potential charged in the capacitor 23, the capacitor is charged according to the input potential, and when the input voltage 10 is low, the previous voltage is maintained to maintain its peak state. To help.

그러나 이와같은 종래의 피크 검출회로에 있어서는 고속(High Speed)특성을 요구할때 입력신호의 레벨이 크게 변하면 트랜지스터(2)의 컬렉터 전압의 변화가 커지게 되어 속도의 제한요인이 되고, 이특성 때문에 검출(Detecting)정밀도 역시 떨어지게 되어 신호의 주기가 짧고 레벨이 큰신호의 피크검출에 있어서는 입력에 비례하는 정밀한 출력특성을 얻기 어려운 문제점이 있었다.However, in such a conventional peak detection circuit, if the input signal level changes significantly when a high speed characteristic is required, the collector voltage of the transistor 2 becomes large, which is a limiting factor of the speed. (Detecting) The precision is also lowered, so it is difficult to obtain a precise output characteristic proportional to the input for peak detection of a signal having a short period and a large level.

이에따라 본 고안은 상기한 문제점을 제거하기 위한 것으로써, 제2도에 도시된 바와같이 입력(100)과 출력단(150)이 베이스에 연결된 트랜지스터(1,2)는 차동증폭기(110)를 이루며, 트랜지스터(1)의 컬렉터와 전원전압(Vcc)사이에 다이오드(31)가 연결되고, 트랜지스터(2)의 컬렉터에는 스위칭(130)의 다이오드(32) 및 트랜지스터(6) 베이스가 연결되고, 다이오드(32)의 애노드는 트랜지스터(4)의 베이스 및 트랜지스터(4)의 베이스 및 트랜지스터(3)의 컬렉터가 연결되고, 트랜지스터(3)의 에미터는 전원전압(Vcc)에 연결되며 베이스는 트랜지스터(9)의 베이스와 컬렉터에 연결됨과 동시에 트랜지스터(5)의 베이스와 다이오드(33)에 연결되고, 트랜지스터(3,9)는 전류미러(120)를 구성한다.Accordingly, the present invention is to eliminate the above problems, and as shown in FIG. 2, the transistors 1 and 2 having the input 100 and the output terminal 150 connected to the base form a differential amplifier 110. The diode 31 is connected between the collector of the transistor 1 and the power supply voltage Vcc. The diode 32 of the switching 130 and the base of the transistor 6 are connected to the collector of the transistor 2. The anode of the transistor 32 is connected to the base of the transistor 4 and the base of the transistor 4 and the collector of the transistor 3, the emitter of the transistor 3 is connected to the power supply voltage Vcc and the base of the transistor 9. The base of the transistor 5 and the diode 33 are connected to the base and the collector of the transistor, and the transistors 3 and 9 constitute the current mirror 120.

한편, 스위칭부(130)의 트랜지스터(4∼7)의 에미터는 서로 연결하고, 트랜지스터(2)의 베이스는 트랜지스터(7)의 컬렉터 및 콘덴서(24)에 연결됨과 동시에 출력단(150)이 연결되고, 트랜지스터(8,10)는 서로 전류미러를 구성하여 차동증폭기(110)의 정전류원(140)으로서 바이어스 전류를 공급하고, 트랜지스터(9, 10)와 다이오드(33) 및 저항(22, 23)은 전체회로의 바이어스 회로를 이루는 구성이다.Meanwhile, the emitters of the transistors 4 to 7 of the switching unit 130 are connected to each other, and the base of the transistor 2 is connected to the collector and the capacitor 24 of the transistor 7 and the output terminal 150 is connected at the same time. The transistors 8 and 10 form a current mirror to supply the bias current as the constant current source 140 of the differential amplifier 110, and the transistors 9 and 10, the diode 33 and the resistors 22 and 23. Is a configuration constituting the bias circuit of the entire circuit.

따라서 트랜지스터(1)의 베이스에 입력(100)이 인가되고, 이 인가된 입력(100)이 트랜지스터(2)의 베이스 전압과 같으면 트랜지스터(1,2)의 컬렉터 전류가 동일하게 된다.Therefore, when the input 100 is applied to the base of the transistor 1, and the applied input 100 is equal to the base voltage of the transistor 2, the collector current of the transistors 1 and 2 becomes equal.

이때 트랜지스터(4,6)는 다이오드(31)에 의해서 바이어스 되어 오프가 된다.At this time, the transistors 4 and 6 are turned off by being biased by the diode 31.

같은 형태로 트랜지스터(5,6)도 오프되어 출력(150)은 콘덴서(24)에 충전된 전압을 변화없이 그대로 유지하게 된다.In the same manner, the transistors 5 and 6 are also turned off so that the output 150 maintains the voltage charged in the capacitor 24 without change.

만약, 트랜지스터(1)의 베이스 입력전압(100)이 트랜지스터(2)의 베이스 전압 보다 높으면 트랜지스터(1)의 컬렉터 전류는 증가하게 되고, 트랜지스터(2)의 컬렉터 전류는 감소하게 되므로 트랜지스터(2)의 컬렉터 전압이 증가하게 되고, 트랜지스터(4)는 온되고, 트랜지스터(6)의 베이스 전압이 높아지므로 트랜지스터(6)는 오프상태를 유지한다.If the base input voltage 100 of the transistor 1 is higher than the base voltage of the transistor 2, the collector current of the transistor 1 increases and the collector current of the transistor 2 decreases, so that the transistor 2 The collector voltage increases, the transistor 4 is turned on, and the base voltage of the transistor 6 is increased, so that the transistor 6 remains off.

한편 트랜지스터(5)도 에미터 전압이 상승하므로 오프가 되고, 트랜지스터(Q7)는 에미터 전압의 상승으로 온이되므로 입력전압(100)의 상승분이 트랜지스터(4,7)의 전류 통로(Path)를 거쳐 콘덴서(24)에 충전된다.On the other hand, the transistor 5 is also turned off because the emitter voltage rises, and the transistor Q7 is turned on due to the rise of the emitter voltage, so that the increase in the input voltage 100 is the current path of the transistors 4 and 7. Through the condenser 24 is charged.

반대로 트랜지스터(1)의 베이스 입력전압(100)이 트랜지스터(2)의 베이스, 즉 콘덴서(24)에 충전된 전압보다 낮을때에는 트랜지스터(1)의 컬렉터 전류가 감소하고 트랜지스터(2)의 컬렉터 전류는 증가하므로 트랜지스터(2)의 컬렉터 전압이 낮아지게 되어 트랜지스터(4)는 오프되고, 트랜지스터(6)는 온(On)이 되게되며, 이때 트랜지스터(5)는 온이되고, 트랜지스터(7)는 오프상태가 된다.On the contrary, when the base input voltage 100 of the transistor 1 is lower than the base of the transistor 2, that is, the voltage charged in the capacitor 24, the collector current of the transistor 1 decreases and the collector current of the transistor 2 As a result, the collector voltage of the transistor 2 is lowered so that the transistor 4 is turned off, the transistor 6 is turned on, and the transistor 5 is turned on and the transistor 7 is turned off. It becomes a state.

따라서 콘덴서(24)는 이전의 충전된 전압을 그대로 유지하며, 이로인하여 출력전압(150)은 입력전압(100)의 피크값을 계속하여 나타내게 된다.Therefore, the capacitor 24 maintains the previously charged voltage as it is, so that the output voltage 150 continuously displays the peak value of the input voltage 100.

이때 트랜지스터(5,6)의 전류 통로는 트랜지스터(1)에서의 컬렉터 전류감소분 만큼을 전류원(140)의 트랜지스터(8)의 컬렉터에 공급하게 된다.At this time, the current path of the transistors 5 and 6 supplies the collector current reduction amount of the transistor 1 to the collector of the transistor 8 of the current source 140.

제3도에는 본 고안의 다른 실시예로서 입력(100)과 출력(150)측에서 드럽비(Droop rate)를 줄이기 위해서 베이스 커렌트 보상회로를 추가하여 베이스 전류의 영향을 줄인 것이다.In FIG. 3, as another embodiment of the present invention, the base current compensation circuit is added to reduce the drop rate at the input 100 and the output 150 to reduce the influence of the base current.

이와같이 본 고안에 따른 고속 피크 검출회로는 빠르고, 정밀하게 피크를 검출할수 있도록 하기 위해서 트랜지스터(2)의 컬렉터측의 전압 변화분을 제한함으로써 회로의 속도를 향상시키며 하이레벨(High Level)의 피크전압에 대해서도 정확하게 피크를 검출하도록 하여 속도를 향상시키고, 입력신호에 비례하는 피크 검출레벨의 에러를 줄일 수 있는 효과를 갖는다.As described above, the high-speed peak detection circuit according to the present invention improves the speed of the circuit by limiting the voltage change on the collector side of the transistor 2 in order to detect peaks quickly and precisely, and provides a high level peak voltage. Also, it is possible to accurately detect peaks, thereby improving the speed and reducing the error of the peak detection level proportional to the input signal.

Claims

In a peak detection circuit comprising a current mirror, a differential amplifier, and a constant current source with a bias portion, the differential voltage is selected by a difference between the input voltage of the differential amplifier and the output voltage in which the capacitor is connected in parallel. High speed peak detection, comprising: a switching unit 130 for increasing the output voltage and maintaining the charging state of the capacitor and changing the current of the current source by a decrease of the input voltage when the output voltage is greater than the input voltage. Circuit.