KR930002202B1

KR930002202B1 - Scanning line circuit

Info

Publication number: KR930002202B1
Application number: KR1019900015735A
Authority: KR
Inventors: 이광렬; 이호응
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1990-09-29
Filing date: 1990-09-29
Publication date: 1993-03-27
Also published as: KR920007429A

Abstract

A scanning line compensation circuit eliminates the flicker between two lines in the NTSC interlace scanning television, and includes a line doubling section (14) connected between a Y/C separator (12) and a hamming dot reduction section (13). The line doubling section comprises two low pass filters (14A,14D), a line delay (19), a decimator (14B) for reducing the sampling rate, a delay (21), a line compensator (14C) for compensating the line by increasing the sampling rate, and a medium filter (20).

Description

Scan Line Interpolation Circuit

제1도의 (a)는 필드간 라인보간을 보인 설명도이고, (b)는 필드내 라인보간을 보인 설명도이다.(A) of FIG. 1 is explanatory drawing which showed the line interpolation between fields, and (b) is explanatory drawing which showed the line interpolation in field.

제2도는 일반적인 주사선 보간회로에 대한 블록도.2 is a block diagram of a typical scan line interpolation circuit.

제3도는 본 발명의 주사선 보간회로가 내장된 라인더블링부(l4)의 접속관계를 보인 영상신호처리시스템의 전체 블록도.3 is an overall block diagram of a video signal processing system showing a connection relationship of a line doubling unit 14 incorporating a scan line interpolation circuit of the present invention.

제4도는 본 발명이 적용된 라인더블링부(l4)의 상세블록도.4 is a detailed block diagram of a line doubling unit l4 to which the present invention is applied.

제5도 및 제6도는 본 발명의 일실시예시도.5 and 6 illustrate one embodiment of the present invention.

제7도 및 제8도는 제4도 각부의 파형도.7 and 8 are waveform diagrams of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : A/D 변환기 l2 : Y/C 분리부11: A / D converter l2: Y / C separator

13 : 해당도트리덕션부 14 : 라인더블링부13: corresponding diagram reduction unit 14: line doubling unit

14A, 14D, 18 : 저역통과필터 14B : 데시메이터14A, 14D, 18: Low pass filter 14B: Decimator

14C : 보간기 15 : V/H 성분증가부14C: Interpolator 15: V / H component increase part

16 : 매트릭스 17 : D/A 변환기16: Matrix 17: D / A Converter

본 발명은 NTSC 복합영상신호에서의 주사선 보간회로에 관한 것으로, 특히 현행 NTSC방식이 비월주사방식을 채택하여 사용함으로써 발생되는 라인간 플리커를 제거하는데 적당하도록 한 주사선 보간회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a scan line interpolation circuit in NTSC composite video signals, and more particularly, to a scan line interpolation circuit suitable for removing interline flicker generated by the current NTSC method employing interlaced scanning.

일반적인 정지화상의 보간회로에 있어서는 제1도의 (a)와 같이 이전필드의 스케닝라인을, 동화상의 경우에 있어서는 제1도의 (b)와 같이 동일한 필드내에서 윗라인과 아랫라인에 대해 평균을 취함으로써 보간된 스캔라인을 생성하는데, 이와같은 종래의 기술을 제2도를 참조로 하여 설명하면 다음과 같다. NTSC복합영상신호에서 분리된 원래의 입력휘도신호(Yin)가 라인메모리(1)를 통해 지연된 후 가산기(2)에서 현재입력되는 라인의 휘도신호(Yin)와 더해지고, 이는 승산기(3)를 통해로 곱해지는데, 이때, 최하위의 1비트가 제거되어 승산기(4)에 입력된다.In the case of a general still image interpolation circuit, the scanning line of the previous field is taken as shown in (a) of FIG. 1, and in the case of a moving image, the average of the upper and lower lines is averaged in the same field as shown in (b) of FIG. By generating an interpolated scan line, this conventional technique will be described with reference to FIG. The original input luminance signal (Yin) separated from the NTSC composite video signal is delayed through the line memory (1), and then added to the luminance signal (Yin) of the line currently input from the adder (2), which multiplies the multiplier (3). through Multiplying by < RTI ID = 0.0 >,< / RTI >

한편, 원래의 입력휘도신호(Yin)는 필드메모리(5)를 통해 지연된 다음 승산기(6)에 입력되며, 상기 승산기(4), (6)에 입력된 휘도신호는 움직임의 이무를 측정하기 위해 사용된 움직임검출기(7)의 제어에 따라 승산되는데 화상이 정지화상에 가까울때는 K값이 "1"에 접근하고, 동화상에 가까울때는 K값이 "0"에 접근한다. 즉, 화상의 상태에 따라 상기 승산기(3), 필드메모리(5)의 출력값(A), (B)이 승산기(4), (6)에서 승수(K)와 곱해진 후 가산기(8)에서 서로 더해져 최종의 출력휘도신호(Yout)로 된다.On the other hand, the original input luminance signal (Yin) is delayed through the field memory (5) and then input to the multiplier (6), the luminance signal input to the multipliers (4), (6) to measure the difference in movement Multiplication is performed under the control of the motion detector 7 used. When the image is close to a still image, the K value approaches "1". When the image is close to a moving image, the K value approaches "0". That is, according to the state of the image, the output values A and B of the multiplier 3 and the field memory 5 are multiplied by the multiplier K in the multipliers 4 and 6, and then in the adder 8 They are added together to form the final output luminance signal Yout.

여기서, Yout=(1-K)A+K.B, (∴0 ≤ K ≤ 1)Where Yout = (1-K) A + K.B, (∴0 ≦ K ≦ 1)

그러나, 이와같은 종래의 보간회로에 있어서는 움직임 검출기의 출력으로 프레임간 보간과 필드내보간등을 실시하게 되어 있으므로 반드시 프레임메모리를 사용해야 되고, 이로인하여 원가가 상승되는 문제점이 있었다.However, in such a conventional interpolation circuit, since interframe interpolation and in-field interpolation are performed as the output of the motion detector, a frame memory must be used, which causes a problem in that the cost increases.

본 발명은 이와같은 문제점을 해결하기 위해 샘플링 비율을 감소시켜 데시메이터(Decimator)를 한 후 다시 샘플링 비율을 증가시켜서 주사선 보간을 실시하는 회로를 창안한 것으로 이를 첨부한 도면에 의하여 상세히 설명한다. 제3도는 본 발명의 주사선 보간회로가 적용되는 라인 더블링(line Doubling)부의 접속관계를 보인 영상신호처리시스템의 전체블록도이고, 제4도는 제3도에서 라인더블링부(14)의 상세블록도로서 이에 도시한 바와같이, NTSC 복합영상신호(CV)에서 휘도신호(Y)/색신호(C)를 분리하는 Y/C 분리부(12)와, 상기 Y/C 분리부(12)의 출력신호중에서 소정의 저주파만을 통과시키는 저역통과필터(18)와, 상기Y/C 분리부(12)에서 휘도신호(Y)와 색도신호(C)로 분리된 출력을 입력으로 라인을 지연시키는 1라인지연기(19)와, 상기 Y/C 분리부(l2)의 출력신호중에서 소정의 저주파수(1.5NHz)를 통과시키는 저역통과필터(14A)와, 상기 저역통과필터(14A)로부터 신호를 공급받아 샘플링주파수(4f_s)를 샘플링주파수(lf_s)로 감소시켜 샘플링비를 줄이는 데시메이터(Decimator)(14B)와, 상기 데시메이터(14B)의 출력신호를 소정시간동안 지연시키는 지연기(2l)와, 상기 지연기(21)로부터 신호를 공급받아 샘플링주파수(lf_s)를 샘플링주파수(4f_s)로 다시 증가시켜 라인보간을 행하는 보간기(14C)와, 상기 보간기(14C)의 출력신호중에서 저주파수만을 통과시키는 저역통과필터(14D)와, 상기 저역통과필터(14D), (18) 및 1라인지연기(19)로부터 신호를 제공받아 소정대역의 주파수만을 통가시키는 미디엄필터(20)와, 상기 미디엄필터(20)의 출력신호를 공급받아 도트간 발생되는 크로스루미넌스(Cross-luminence)를 제거하는 해밍도트리덕션부(13)로 구성하였다.In order to solve this problem, the present invention has been made of a circuit for performing scanning line interpolation by reducing the sampling rate and increasing the sampling rate after the decimator, which will be described in detail with reference to the accompanying drawings. FIG. 3 is an overall block diagram of a video signal processing system showing a connection relationship of a line doubling unit to which the scan line interpolation circuit of the present invention is applied. FIG. 4 is a detailed block diagram of the line doubling unit 14 in FIG. As shown here, the Y / C separator 12 for separating the luminance signal Y / color signal C from the NTSC composite video signal CV and the output signal of the Y / C separator 12 are shown. A low-pass filter 18 for passing only a predetermined low frequency and an output separated by the luminance signal Y and the chroma signal C from the Y / C separation unit 12 and delayed by one line. 19, a low pass filter 14A for passing a predetermined low frequency (1.5 NHz) among the output signals of the Y / C separation unit l2, and receiving and sampling a signal from the low pass filter 14A. and a decimator (decimator) (14B) frequency (4f _s) to reduce the sampling frequency (lf _s) to reduce the sampling rate, the decimator Mei (14B) receives an output signal supplied to the signal from the delay device (2l) and the retarder (21) for delaying for a predetermined time, the line interpolation to increase again, the sampling frequency (lf _s) with a sampling frequency (4f _s) of From the interpolator 14C to perform, the low pass filter 14D which passes only a low frequency among the output signals of the interpolator 14C, and the said low pass filters 14D, 18, and 1-line delay unit 19, A medium filter 20 that receives a signal and passes only a frequency of a predetermined band, and a Hamming degree reduction unit 13 that receives a signal output from the medium filter 20 and removes cross-luminance generated between dots. ).

한편, 제5, 6도는 본 발명의 일실시예시도로서 이와같이 구성된 본 발명의 작용 및 효과를 제 7도 및 제 8도를 참조하여 상세히 설명하면 다음과 같다. NTSC 복합영상신호(CCV)가 휘도신호(Y)/색도신호(C)분리부(12)에서 휘도신호(Y)와 색도신호(C)로 분리된 후 1라인지연기(19)에서 1라인이 지연되어 미디엄필터(20)의 한 입력신호로 제공된다. 또한 상기 Y/C 분리부(12)의 출력신호는 저역통과필터(14A)에 입력되고, 여기서 안티-애일리어싱(Anti-aliasing) 성분이 완전히 제거된 1.5NHz의 신호만이 출력되게 된다. 여기서 상기 저역통과필터(14A)의 입력신호{w(n)}는 실제저역통과필터(14A)의 유니트샘플응답을 h(n)으로 할때,On the other hand, 5, 6 is an embodiment of the present invention will be described in detail with reference to Figures 7 and 8 of the operation and effects of the present invention configured as described above. The NTSC composite video signal (CCV) is separated into the luminance signal (Y) and the chroma signal (C) by the luminance signal (Y) / chromatic signal (C) separation unit 12, and then one line in the one line delay unit (19). This delay is provided to one input signal of the medium filter 20. In addition, the output signal of the Y / C separation unit 12 is input to the low pass filter 14A, where only a signal of 1.5 NHz from which an anti-aliasing component is completely removed is output. Herein, when the input signal {w (n)} of the low pass filter 14A assumes a unit sample response of the actual low pass filter 14A as h (n),

단, 상기 "M"은 샘플링비를 4fsc → 1fsc로 줄임을 의미한다.However, "M" means reducing the sampling ratio from 4fsc to 1fsc.

여기서 w'(m)은 정수곱이외일때는 "ø"이므로 상기 식(6)은 다음과 같이 표현된다.Where w '(m) is " ø " other than an integer product, the equation (6) is expressed as follows.

여기서 Y(z)는 다음과 같다.Where Y (z) is

Y(z)는 단위원(Unit Circle)내에 있으므로 z=e^jw' Y (z) is in the Unit Circle, so z = e ^{jw '}

단, w' = 2πfT'With w '= 2πfT'

상기 식(12)에 표현된 출력신호가 다시 지연기(21)에 입력되어 소정시간 지연되는데, 이 지연기(21)대신 제5도의 수직성분증가부(22)를 사용해도 된다.The output signal represented by the above formula (12) is inputted to the delay unit 21 again and delayed for a predetermined time. Alternatively, the vertical component increasing unit 22 shown in FIG. 5 may be used instead of the delay unit 21.

또한 상기 지연기(21)의 출력신호가 보간기(14C)에 입력되면 샘플링주파수(4f_s)가 샘플링주파수(lf_s)로 변환되어 주사선 보간이 실시되는데, 이때 정수인수(Integer Factor)를 "L"이라하면 새로운 샘플링주기를 "T"라 한다.In addition, when the output signal of the delayer 21 is input to the interpolator 14C, the sampling frequency 4f _s is converted into the sampling frequency lf _s and scan line interpolation is performed, wherein the integer factor is " Integer Factor " L ", the new sampling period is called" T ".

여기서 W(z)는 단위원 내에 있으면 Z → e^jw'로 하면Where W (z) is in the unit circle, then Z → e ^{jw '}

저역통과필터(14D)의 입력신호 W(m)에 대한 푸리에 변환(Fourie)식은 입력신호 X(n)의 스펙트럼으로 표현되는데, 여기서 W'=2πfT', 단, W=2πfT 디지탈 저역통과필터(Anti-Imaging) (14D)는 다음과 같은 성질에 따라 구현된다.The Fourier transform equation for the input signal W (m) of the low pass filter 14D is represented by the spectrum of the input signal X (n), where W '= 2πfT', provided that W = 2πfT digital lowpass filter ( Anti-Imaging (14D) is implemented according to the following properties.

단, "G"는 저역통과필터(14D)의 이득 또한, 상기 식(18)의 조건에 의한 실제 필터의 주파수응답 H(e^jw')는 다음과 같이 주어진다.However, "G" is the gain of the low pass filter 14D, and the frequency response H (e ^{jw '} ) of the actual filter under the condition of the above formula (18) is given as follows.

그런데, 상기 식(18)의 근사치는 다음과 같이 표현된다.By the way, an approximation of Equation (18) is expressed as follows.

상기 저역통과필터(14D)를 h(m)이라할때, h(m)이 H(e^jw')의 유니트 샘플 응답이라고 가정하면 출력 y(m)은 다음과 같이 표현된다.When the low pass filter 14D is called h (m), assuming that h (m) is a unit sample response of H (e ^{jw '} ), the output y (m) is expressed as follows.

이렇게 처리된 저역통과필터(14D)의 출력신호{y(m)}는 1라인지연기(19)의 출력신호와 함께 미디엄필터(20)에 제공되는데, 그 미디엄필터(20)는 선형신호처리를 위해 사용한 것으로 이는 디지탈신호처리기술에 일반적으로 사용되는 기술이다.The output signal {y (m)} of the low pass filter 14D thus processed is provided to the medium filter 20 together with the output signal of the one-line delay unit 19, and the medium filter 20 is subjected to the linear signal processing. This technique is used for the digital signal processing technology commonly used.

본 기술은 영상신호를 처리할때 부연적으로 발생되는 임펄스잡음제거에 유용하게 사용되며, 미디엄필터(20)의 1차원형태는 픽셀의 흡수를 사용한 윈도우로 구성한다. 즉, 윈도우내에서 픽셀값이 "80, 90, 200, 110, 120"으로 구성되는 센서픽셀의 값은 "110"으로 결정된다.The present technology is useful for removing the impulse noise generated by processing the video signal, the one-dimensional form of the medium filter 20 is composed of a window using the absorption of the pixel. That is, the value of the sensor pixel whose pixel value is "80, 90, 200, 110, 120" in the window is determined as "110".

한편, 제6도는 본 발명의 또다른 일실시예시도로서 이에 도시한 바와같이 라인더블링부(14)다음단에 해밍도트리던선부(13)를 두어 주사선 보간을 행하도록 한 것이며, 제7, 8도는 제4도 각부의 파형도를 보인 것이다.6 is another exemplary embodiment of the present invention, as shown in FIG. 6, a Hamming dot ridge line 13 is placed next to the line doubling unit 14 to perform scanning line interpolation. Figure 4 shows the waveform diagram of each part of FIG.

이상에서 상세히 설명한 바와같이 본 발명은 라인보간 시스템에 있어서, 샘플링주파수비를 감소시킬 수 있게 함으로써 메모리용량에 대한 부담을 줄이고, 저속의 소자를 사용해도 되는 이점이 있다.As described in detail above, the present invention has an advantage in that the line interpolation system can reduce the sampling frequency ratio, thereby reducing the burden on the memory capacity and using a low speed device.

Claims

Scan line composed of A / D converter 11, Y / C separation unit 12, Hamming degree reduction unit 13, V / H component increasing unit 15, matrix 16, D / A converter 17 In the interpolation circuit, low pass filters 14A, 18 for low-pass filtering the output signal of the Y / C separator 12, and one line delay 19 for delaying one line, and the low pass filter A decimator 14B for receiving the output signal of 14A to reduce the sampling ratio, a delay 21 for delaying the output signal of the decimator 14B, and an output signal of the delay 21 An interpolator 14C provided with an increase in sampling rate opposite to the decimator 14B to perform line interpolation, and a low pass filter 14D for filtering a predetermined low frequency signal from an output signal of the interpolator 14C. And a line doubling unit 14 formed of a medium filter 20 for receiving the output signals of the low pass filters 14D, 18 and the one-line delay unit 19 and performing medium filtering. A scanning line interpolation circuit characterized in that it is connected between the Hamming degree reduction unit (13) and the V / H component increasing unit (15).

The scanning line interpolation circuit according to claim 1, characterized in that a vertical component increasing section (22) for increasing vertical components is connected between the decimator (14B) and the interpolator (14C).