KR930002127B1 - All channel pattern generator - Google Patents
All channel pattern generator Download PDFInfo
- Publication number
- KR930002127B1 KR930002127B1 KR1019900010397A KR900010397A KR930002127B1 KR 930002127 B1 KR930002127 B1 KR 930002127B1 KR 1019900010397 A KR1019900010397 A KR 1019900010397A KR 900010397 A KR900010397 A KR 900010397A KR 930002127 B1 KR930002127 B1 KR 930002127B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- pattern
- frequency
- input
- data
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
Description
제1도는 본 발명에 따른 패턴제너레이터의 채널선국 및 기능제어부의 블럭도.1 is a block diagram of a channel selection and function control unit of a pattern generator according to the present invention.
제2도는 본 발명에 따른 패턴제너레이터의 패턴발생부를 나타낸 블럭도.2 is a block diagram showing a pattern generator of the pattern generator according to the present invention.
제3도는 원칩마이크로컴퓨터와 전자식 튜너를 도시한 블럭도.3 is a block diagram showing a one chip microcomputer and an electronic tuner.
제 4도(a)는 본 발명에 따른 RF증폭ㆍ분주기의 동작을 설명하는 블럭도.4A is a block diagram illustrating the operation of the RF amplification / divider according to the present invention.
제 4도(b)는 본 발명에 따른 RF증폭ㆍ분주기의 회로를 나타낸 회로도.4B is a circuit diagram showing a circuit for RF amplification and divider according to the present invention.
제5도는 ROM1에서의 처리동작을 플로차트로 나타낸 도면.5 is a flowchart showing processing operations in ROM1.
제6도는 ROM2에서의 처리동작을 플로차트로 나타낸 도면.6 is a flowchart showing processing operations in ROM2.
제7도는 원칩마이크로컴퓨터에서의 처리동작을 플로차트로 나타낸 도면이다.7 is a flowchart showing processing operations in a one-chip microcomputer.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 클럭발진기 2 : 키보드1: clock oscillator 2: keyboard
3 : 디스플레이 4 : 입출력포트3: display 4: input / output port
5 : 원칩마이크로컴퓨터 6 : 버퍼5: one chip microcomputer 6: buffer
7 : 전자식튜너 8 : 릴레이7: Electronic tuner 8: Relay
9 : RF증폭ㆍ분주기 10 : RF변조기9: RF amplification / divider 10: RF modulator
11 : 커넥터 12 : 크리스탈11: connector 12: crystal
13 : 1/N 분주기 14 : 오실레이터13: 1 / N divider 14: oscillator
15 : 수평ㆍ수직동기신호합성기 16 : 신호선택기15: horizontal and vertical synchronous signal synthesizer 16: signal selector
17 : ROM1 18 : ROM217: ROM1 18: ROM2
19 : 휘도신호발생기 20 : 패턴데이터혼합기19: luminance signal generator 20: pattern data mixer
21 : 출력버퍼21: output buffer
[산업상의 이용분야][Industrial use]
본 발명의 TV의 수리 및 조정시 TV방송시간이 아닐 때에도, 패턴을 발생시켜 이를 TV에 송신함으로써 수리 및 조정을 가능하게 하는 전 채널 패턴제너레이터(All Channel Pattern Generator)에 관한 것이다.The present invention relates to an all-channel pattern generator that enables repair and adjustment by generating a pattern and transmitting it to the TV even when it is not a TV broadcast time during repair and adjustment of the TV of the present invention.
[종래의 기술 및 그 문제점][Traditional Technology and Problems]
종래의 통상 사용되고 있는 TV용 패턴제너레이터는 채널이 2개로 구성되어, TV의 수리 및 조정에 1개의 장비로는 그 사용에 미비한 점이 있었다. 또, 간이형 패턴제너레이터는 멀티채널(Multi Channel)로 구성되기도 하지만, 주파수 정확도가 낮고 안정도에도 문제점이 있어서 실제로 사용하기에는 부족한 면이 있었다.Conventionally used TV pattern generators are composed of two channels, and one of the equipments for repairing and adjusting the TV has been insufficient. In addition, although the simple pattern generator is composed of multi-channels, the frequency accuracy is low and there is a problem in stability, which is insufficient for practical use.
[발명의 목적][Purpose of invention]
본 발명은 상기한 점을 감안하여 발명된 것으로, TV의 수리 및 조정시 필요한 신호가 각 지역에 따라 광범위한 방송채널로 사용되고 있어서(CH2∼CH83), 관련 엔지니어 및 A/S기사들에게 긴요한 장비인 전채널 패턴제너레이터(All Channel Pattern Generator)를 제공함에 그 목적이 있다.The present invention has been invented in view of the above points, and since the signals required for the repair and adjustment of TVs are used in a wide range of broadcasting channels according to each region (CH2 to CH83), it is essential for related engineers and A / S engineers. Its purpose is to provide an All Channel Pattern Generator.
[발명의 구성][Configuration of Invention]
상기 목적을 달성하기 위한 본 발명은, 시스템이 동작되도록 클럭신호를 발생시켜 입출력프트(4)와 원칩마이크로컴퓨터(5)로 출력하는 클럭발진기(1)와, 매트릭스형태로 구성되어 채널선국 및 패턴을 선택하는 키보드(2), 채널선국 및 패턴의 선택상태를 표시하는 디스플레이(3), 상기 클럭발진기(1)와 키보드(2)로부터 신호를 입력받고 상기 디스플레이(3)와 원칩마이크로컴퓨터(5)로 신호를 출력하는 입출력포트(4), 시스템의모든 기능을 제어하는 원칩마이크로컴퓨터(5), 이 원칩마이크로컴퓨터(5)로부터의 제어신호를 커넥터(11)의 각 제어단자로 출력하는 버퍼(6), 상기 원칩마이크로컴퓨터(5)로부터의 제어신호에 의해 해당하는 채널주파수를 발진하여 출력하는 전자식 튜너(7), 이 전자식 튜너(7)에서 채널2∼채널6에 해당하는 주파수를 발진할때에는 이 주파수신호가 RF증폭ㆍ분주기(9)를 통해 RF변조기(10)로 출력되도록 스위치(SW)의 단자를 전환하는 릴레이(8), 채널2∼채널6에 해당하는 주파수를 증폭ㆍ분주하는 RF증폭ㆍ분주기(9), 상기 전자식 튜너(7)로부터의 주파수신호를 RF변조하여 출력하는 RF변조기(10)로 이루어진 채널선국 및 기능제어부와 : 패턴구성시 필요한 최소한의 단위로 요구되는 주파수를 발생시켜 주는 크리스탈(12)과, 이 크리스탈(12)에서 발생되는 기본주파수를 입력받아 컬러동기신호와 수평ㆍ수직동기신호를 분주하여 발생시키는 1/N 분주기(13), 이 1/N 분주기(13)로부터 신호를 입력받아서 수직주파수용 클럭신호를 수평ㆍ수직동기신호합성기(15)로 출력하는 오실레이터(14), 상기 1/N 분주기(13)로부터 입력된 수평동기신호와 오실레이터(14)로부터 입력된 수직동기신호를 합성하여 신호선택기(16)로 출력하는 수평ㆍ수직동기신호합성기(15), 컬러일때 또는 모노일 때의 각 패턴에 맞는 주파수를 선택하고 이를 출력버퍼(21)로 출력하는 신호선택기(16), 각 패턴을 구분하는 데이터블럭이 프로그램으로 내장되어 있으며 상기 원칩마이크로컴퓨터(5)로부터 커넥터(11)의 각 제어단자를 통해 입력된 명령에 따라 해당하는 데이터를 출력하는 ROM1117), 이 ROM1(17)로부터 데이터를 입력받아서 캐릭터 및 컬러를 구성하는 상세 데이터를 패턴데이터혼합기(20)로 출력하는 ROM2(18), 상기 ROM1(17)로부터 데이터를 입력받아 밝은 순서대로 표시할 패턴에 맞는 휘도신호를 발생시켜 출력하는 휘도신호발생기(19), 상기 ROM2(18)에서 입력된 데이터와 신호선택기(16)로부터 입력된 신호를 받아서 제어단자에 의해 선택된 소정의 패턴데이터를 만들어 출력하는 패턴데이터혼합기(20), 필요시 사용할 수 있는 비디오입력단자(OUT1)가 설치되어 있으며 상기 RF변조기(10)로 신호를 출력하는 단자(OUT2)가 설치되어 상기 패턴데이터혼합기(20)로부터 입력된 패턴데이터 RF변조기(10)로 출력하는 출력버퍼(21)로 이루어진 패턴발생부를 구비하여 구성되어 있다.In order to achieve the above object, the present invention provides a clock oscillator (1) for generating a clock signal to operate the system and outputting it to the input / output shaft (4) and the one-chip microcomputer (5), and in the form of a channel. A keyboard (2) for selecting a channel, a display (3) for selecting channel selection and patterns, a signal input from the clock oscillator (1) and the keyboard (2), and the display (3) and a one-chip microcomputer (5). Input / output port (4) for outputting a signal to the device, a one-chip microcomputer (5) for controlling all functions of the system, and a buffer for outputting control signals from the one-chip microcomputer (5) to each control terminal of the connector (11). (6), an electronic tuner (7) which oscillates and outputs a corresponding channel frequency by the control signal from the one-chip microcomputer (5), and oscillates a frequency corresponding to
[작용][Action]
상기와 같이 구성된 본 발명은 VHF CH2∼CH6 및 VHF CH7∼CH13과 UHF CH14∼CH83의 모든 채널의 주파수를 발진할 수 있어 사용할 수 있는 채널이 한정되어 있지 않으므로, TV의 수리 및 조정시에 원하는 채널에 원하는 패턴을 송신할 수 있다.The present invention configured as described above can oscillate the frequencies of all the channels of VHF CH2 to CH6, VHF CH7 to CH13, and UHF CH14 to CH83, and thus there is no limit to the channels that can be used. You can send the desired pattern to.
[실시예]EXAMPLE
이하, 예시도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다. 제1도에서, 클럭발진기(1)는 시스템이 동작되도록 클럭신호를 발생시켜 입출력포트(4)와 원칩마이크로컴퓨터(5)로 출력한다. 다음, 매트릭스형태로 구성되어 채널선국 및 패턴을 선택하는 키보드(2)에서 소정의 신호가 상기 입출력포트(4)에 입력되면, 이 입출력포트(4)에서는 디스플레이(3)로 신호가 출력되어 상기 채널선국 및 패턴의 선택상태를 이 디스플레이(3)에서 표시하고, 이와 동시에 원칩마이크로컴퓨터(5)에도 신호를 출력한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In FIG. 1, the
상기 원칩마이크로컴퓨터(5)는 시스템의 모든 기능을 제어하는 IC로서, 상기 입출력포트(4)에서 소정 신호가 입력되면 버퍼(6)로 신호를 출력하고 이 버퍼(6)에서는 상기 키보드(2)에서 선택한 소정 패턴의 발생신호를 커넥터(l1)의 각 제어단자를 통해 제2도에 도시한 패턴발생부로 출력한다. 또, 전자식 튜너(7)의 발진시 필요한 데이터가 기억되어 있어, 패턴발생부로 신호를 출력함과 동시에 발진시 필요한 데이터를 상기 전자식 튜너(7)로 출력한다.The one-
또한, 이 때 만약 VHF 2∼6CH중 하나를 선택하여 사용한다면 상기 원칩마이크로컴퓨터(5)에서는 릴레이(8)에 구동신호를 출력하여 스위치(SW)의 단자(b)를 단자(c)로 바꾼 후, 전자식 튜너(7)로부터의 출력이 RF증폭ㆍ분주기(9)에서 증폭ㆍ분주된 다음, RF변조기(10)에서 변조되어 RF출력단자로 출력되도록 한다. 한편, 상기 VHF 2∼6채널이 아닌 다른 채널을 선택하여 사용할 때에는 상기 릴레이(8)가 구동되지 않으므로, 전자식 튜너(7)로부터의 출력이 바로 RF변조기(10)를 통해 RF출력단자로 출력되게 된다. VHF2∼6채널을 선택하여 사용할 경우, 튜너(7)에서의 발진 및 RF증폭ㆍ분주기(9)의 동작관계에 대해서는 제4도를 참조하여 상세히 설명하기로 한다.In this case, if one of
다음, 제2도는 사용시 필요한 패턴을 발생시키는 패턴발생부를 블럭도로 나타낸 것이다. 여기서, 커넥터(11)는제1도의 것과 동일한 것이며, 제1도에 나타낸 원칩마이크로컴퓨터(5)로부터 입력된 데이터를 제2도의 신호선택기(16)과 ROM1(17)로 보내주도록 연결하고 있다. 제2도의 동작 설명은 다음과 같다. 크리스탈(12)은 패턴구성시 필요한 최소한의 단위로 요구되는 주파수를 발생시켜 주는 발진기로서, 주파수신호(OSC)를 1/N 분주기(13)로 출력한다. 다음, 이 1/N 분주기(13)는 크리스탈(12)에서 발생되는 기본주파수를 입력받아 필요로 하는 주파수신호, 즉 컬러(color) 동기신호와 수평ㆍ수직동기신호를 분주하여 발생시킨다. 오실레이터(14)에서는 상기 1/N 분주기(13)로부터 입력된 신호를 받아서 수직주파수용 클럭신호를 수평ㆍ수직동기신호합성기(15)로 출력하고, 이 수평ㆍ수직동기신호합성기(15)는 상기 1/N 분주기(13)로부터 입력된 수평동기신호와 상기 오실레이터(14)로부터 입력된 수직동기신호를 합성하여 신호선택기(16)로 출력한다. 이 신호선택기(16)에는 상기 1/N 분주기(13)로부터의 컬러동기신호가 입력되는 바, 컬러일 때 또는 모노일 때의 각 패턴에 맞는 주파수를 제어단자를 통하여 선택하고 이를 출력버퍼(21)로 출력한다.Next, FIG. 2 shows a block diagram of a pattern generator that generates a pattern required for use. Here, the
한편, ROM1(17)에는 각 패턴을 구분하는 데이터블럭이 프로그램으로 내장되어 있으며, 제1도의 원칩마이크로컴퓨터(5)로부터 커넥터(11)의 제어단자를 통하여 입력된 명령에 따라 해당하는 데이터를 ROM2(18)로 출력한다. 또, 이와 동시에 휘도신호발생기(19)로도 휘도신호데이터를 출력한다. 이 휘도신호발생기(19)는 상기 ROM1(l7)로부터 데이터를 입력받아 밝은 순서대로 표시할 패턴에 맞는 휘도를 발생시켜 출력버퍼(21)로 출력한다. ROM2(18)는 상기 ROM1(17)로부터 데이터를 입력받아서 데이터블럭의 세부 캐릭터(Character) 및 컬러를 구성하는 상세 데이터를 패턴데이터혼합기(20)로 출력한다. 이 패턴데이터혼합기(20)는 상기 ROM2(18)에서 입력된 데이터와 신호선택기(16)로부터 입력된 신호(컬러신호, 수평ㆍ수직동기신호)를 받아, 제어단자에 의해 선택된 소정의 패턴데이터를 만들어 출력버퍼(21)로 출력한다. 이 출력버퍼(21)에는 필요시 VTR에 사용할 수 있는 비디오입력단자(OUT1)가 설치되어 있고, 또 제1도의 RF변조기(10)로 신호를 출력하는 단자(OUT2)가 설치되어, 상기 패턴데이터혼합기(20)로부터 입력된 패턴데이터를 RF변조기(10)를 통해 TV로 송신하도록 되어 있다.On the other hand, ROM1 (17) has a data block for dividing each pattern into a program, and the corresponding data is read from the one-chip microcomputer (5) of FIG. 1 in accordance with a command input through the control terminal of the connector (11). Output to (18). At the same time, the
다음, 제3도를 참조하여 본 발명에 따른 원칩마이크로컴퓨터(5)와 전자식 튜너(7)와의 동작관계를 상세히 설명한다. 여기에서, 사용되는 전자식 튜너(7)는 기존의 튜너와 동일한 것이다.Next, the operation relationship between the one-
먼저, 키보드(2)에서 채널을 선택하게 되면 그 채널에 해당하는 신호가 입출력포트(4)를 통하여 원칩마이크로컴퓨터(5)로 입력되고, 이 원칩마이크로컴퓨터(5)에는 CH2∼CH83까지 해당되는 데이터가 각각 기억되어 있어서 상기 키보드(2)로부터 신호가 입력되면, 이에 해당하는 데이더신호를 상기 튜너(7)에 내장된 PLL(Phase Locked Loop) IC로 출력함과 아울러 인에이블신호와 클럭신호를 PLL IC로 출력한다. 튜너(7)에 내장된 PLL IC는 상기 원칩마이크로컴퓨터(5)로부터 데이터신호가 입력되면 3개의 채널주파수발진기(OSC1,OSC2,OSC3)중 하나를 선택, 구동하여 해당되는 채널주파수를 발생시키고, 이를 RF증폭기에서 증폭한 후 RF반송파를 출력한다. 여기서 PLL(Phase Locked Loop) 방식은 발생되는 주파수를 안정되게 하는 것으로, 전원을 큰트롤함으로써 채널주파수발진시 자동적으로 정확한 주파수가 유지되게 한다. 또, 상기 PLL IC에는 PLL LOCK단자가 있어서, PLL의 형성유무를 잔단가능하게 한다. 제4도(a)는 본 발명에다른 RF증폭ㆍ분주기(9; CH2∼CH6발생부)의 동작을 설명하는 블럭도이고, 제4도(b)는 RF증폭ㆍ분주기(9)의 회로를 나타낸 회로도이다. 제4도(a)에서, 튜너(7)에서는 CH2∼CH6에 해당하는 주파수의 발진이 불가능하므로 CH2∼CH6에 해당하는 주파수의 2배가 되는 주파수를 상기 튜너(7)에서 발진하도록 원칩마이크로.컴퓨터(5)에 프로그램되어 있다. 이 원칩마이크로컴퓨터(5)의 제어에 의해 상기 튜너(7)에서는 소정 채널(CH2∼CH6중 하나)주파수의 2배인 주파수를 발진하여 RF증폭ㆍ분주기(9)로 출력한다. 이 RF증폭ㆍ분주기(9)의 광대역증폭 및 버퍼부에서는 상기 입력된 주파수를 먼저 증폭한 다음, 고속 2분주 유니트에서 CH2∼CH6에 맞는 주파수로 조절하기 위해분주한다. 이때, 주파수를 증폭하는 것은 분주 IC에서 받아들일 수 있는 신호레벨로 하기 위해서이다.First, when a channel is selected by the
다음 제4도(b)에서, RF증폭회로(CT1)의 C1을 통해 2배주파수가 입력되면 트랜지스터(TRl)에서 이를 증폭하고, 또 트랜지스터(TR2)에 의해 임피던스ㆍ매칭(Impedance Matching)된 출력신호가 C4를 통해 분주회로(CT2)에 입력된다. 이때, 분주용 IC의 동작시 필요한 바이어스전압은 저항(R7,R8)으로 이루어진 전압분할회로에 의해 공급된다. 분주용 IC에 입력된 신호는 이 분주 IC에 의해 2분주되어, 제1도에 나타낸 RF변조기(10)로 출력된다. 이때, IC의 부하저항(R9,R10)을 사용하여 정확한 2분주가 되도록 한다. 이렇게 분주된 출력이 CH2∼CH6에 해당하는 주파수가 된다.In FIG. 4 (b), when the double frequency is input through C1 of the RF amplification circuit CT1, the transistor TRl amplifies it and outputs impedance impedance matching by the transistor TR2. The signal is input to the division circuit CT2 through C4. At this time, the bias voltage required for the operation of the frequency divider IC is supplied by a voltage division circuit composed of resistors R7 and R8. The signal input to the dividing IC is divided into two by this dividing IC, and is output to the
즉, 다음과 같이 된다.That is,
다음, ROM(17)에서의 처리동작을 제5도의 플로차트를 참조하여 설명한다. 먼저, 스텝(1)에서 어드레스는 패턴1로 초기 설정되어 있다. 다음 스텝(2)에서 사용자에 의해 키보드(2)로 부터 패턴이 선택되어 입력된다. 즉, 새 어드레스가 지정된다. 스텝(3)에서는 새 어드레스가 지정되었으면 스텝(4)으로 처리를 이행하고, 새 어드레스가 지정되지 않았다면 스텝(2)으로 되돌아 가서 입력대기상태로 있게 된다. 스텝(4)에서는새로 지정된 어드레스에 해당하는 패턴블럭을 설정하고, 스텝(5)에서 상기 설정된 패턴블럭에 해당하는 패턴데이터를 출력한 후, 처리를 종료한다.Next, the processing operation in the
다음으로, ROM2(18)에서의 처리동작을 제6도의 플로차트를 참조하여 설명한다. 스텝(11)에서 패턴1의 데이터가 초기치로 설정되어 있다. 스텝(12)에서 ROM1Next, the processing operation in the
(17)로부터 어드레스 신호가 선택되어 입력되고, 스텝(13)에서는 어드레스신호가 입력되었으면 처리를 스텝(14)으로 이행하고 그렇지 않으면 스텝(12)로 되돌아가서 대기상태로 있게 된다. 스텝(14)에서는 입력된 어드레스에 해당하는 캐릭터 또는 킬러를 설정하고,스텝(15)에서 선택된 패턴에 맞는 캐릭터 또는 컬러데이터를 출력한 후 처리를 종료한다.The address signal is selected and input from (17). If the address signal is input in
마지막으로, 제7도의 플로차트를 참조하여 원칩마이크로컴퓨터(5)에서의 처리동작을 설명한다.Finally, the processing operation in the one-
스텝(21)에서 채널3, 패턴1이 초기치로 설정되어 있고, 이 상태를 디스플레이에서 나타내고 있다. 다음 스텝(22)에서 사용자가 원하는 채널 및 패턴을 선택하여 키보드에서 입력하면, 이 키입력된 상태를 디스플레이에서 표시한다. 스텝(23)에서는 키입력되었으면 처리를 스텝(24)으로 이행하고, 그렇지 않으면 스텝(22)으로 되돌아 가서 키입력대기상태로 된다. 스텝(24)에서는 선택된 채널 및 패턴에 대응하는 데이터를 선택하여, 스텝(25)에서 채널주파수데이터와 선택된 패턴데이터를 츨력한 후 처리를 종료한다.In
[발명의 효과][Effects of the Invention]
상기한 바와 같이 본 발명에 따르면, VHF LOW BAND, VHF HIGH BAND, UHF의 3BAND를 모두 사용하고 있는 국내방송국의 경우, 주간방송이 없는 때에는 TV의 수리 및 조정이 용이하지 않은 점을 개선할 수 있어서 A/S기사들의 신속, 정확한 업무 수행이 가능하도록 많은 도움을 줄 수 있다.As described above, according to the present invention, in the case of a domestic broadcasting station using all VHF LOW BAND, VHF HIGH BAND, and UHF 3BAND, it is possible to improve the point that it is not easy to repair and adjust the TV when there is no daytime broadcasting. It can help a lot of A / S engineers to perform their work quickly and accurately.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900010397A KR930002127B1 (en) | 1990-07-10 | 1990-07-10 | All channel pattern generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900010397A KR930002127B1 (en) | 1990-07-10 | 1990-07-10 | All channel pattern generator |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920003790A KR920003790A (en) | 1992-02-29 |
KR930002127B1 true KR930002127B1 (en) | 1993-03-26 |
Family
ID=19301074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900010397A KR930002127B1 (en) | 1990-07-10 | 1990-07-10 | All channel pattern generator |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930002127B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100415977B1 (en) * | 2001-02-08 | 2004-01-24 | 한국과학기술연구원 | Complex Metal Film Formation on Polymer Resin Surface by ECR Coating Technology at Ambient Temperature |
-
1990
- 1990-07-10 KR KR1019900010397A patent/KR930002127B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920003790A (en) | 1992-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960700578A (en) | Automatic Frequency Control Apparatus | |
CA1134520A (en) | Tuning apparatus | |
US5528316A (en) | Method for selecting a television turn-on time volume level | |
US4521744A (en) | Tuning apparatus of phase-locked loop type | |
KR930002127B1 (en) | All channel pattern generator | |
CA1241433A (en) | Television receiver having character generator with non-line locked clock oscillator | |
JPH0715371A (en) | Superheterodyne system transmission/reception method and transmitter/receiver | |
JPH06507291A (en) | modulation circuit | |
US5008955A (en) | Receivers with microcomputer controlled tuning | |
JPS625492B2 (en) | ||
KR910015171A (en) | Tuning circuit | |
KR840001019A (en) | Phase locked loop tuning system | |
JP3749624B2 (en) | Wireless transmitter and wireless system using this wireless transmitter | |
KR100260841B1 (en) | Tuner adjusting apparatus of vhf/uhf band | |
JPH03297223A (en) | Frequency generator | |
JPH05122626A (en) | Device and method of forming test pattern of uhf converter | |
KR0176458B1 (en) | Method for memory and shiftting character position on screen display | |
KR900000588B1 (en) | Pattern generator which used teletext | |
KR0176459B1 (en) | On screen display character control and memory method | |
GB1512656A (en) | Television channel display | |
KR920009010B1 (en) | Syncronizing circuit and method for composing frequency in television tuner | |
KR970002350Y1 (en) | Switching circuit of test signal generator for high frequency modulator | |
JP3053838B2 (en) | Video intermediate frequency circuit | |
KR0176460B1 (en) | Method for controlling test mode | |
EP0009617A1 (en) | Circuit for controlling a receiving frequency and a channel display in a superheterodyne receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20000327 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |