KR930001430Y1 - Laster horizontal site control circuit - Google Patents

Laster horizontal site control circuit Download PDF

Info

Publication number
KR930001430Y1
KR930001430Y1 KR2019900014403U KR900014403U KR930001430Y1 KR 930001430 Y1 KR930001430 Y1 KR 930001430Y1 KR 2019900014403 U KR2019900014403 U KR 2019900014403U KR 900014403 U KR900014403 U KR 900014403U KR 930001430 Y1 KR930001430 Y1 KR 930001430Y1
Authority
KR
South Korea
Prior art keywords
circuit
horizontal
signal
voltage
coil
Prior art date
Application number
KR2019900014403U
Other languages
Korean (ko)
Other versions
KR920007224U (en
Inventor
최한욱
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019900014403U priority Critical patent/KR930001430Y1/en
Publication of KR920007224U publication Critical patent/KR920007224U/en
Application granted granted Critical
Publication of KR930001430Y1 publication Critical patent/KR930001430Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/42—Flyback transformers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/304—Controlling tubes
    • H01J2237/30472—Controlling the beam
    • H01J2237/30483—Scanning
    • H01J2237/30488—Raster scan
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.No content.

Description

라스터 수평 위치 조정회로Raster Horizontal Positioning Circuit

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 본 고안에 따른 회로도.2 is a circuit diagram according to the present invention.

제3도는 제2도의 각 부분의 동작파형도.3 is an operating waveform diagram of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : AGC회로 20 : 수평 발진회로10: AGC circuit 20: horizontal oscillation circuit

30 : 수평 드라이브회로 40 : 수평 출력회로30: horizontal drive circuit 40: horizontal output circuit

50 : 비교 신호 발생회로 Q1 : 트랜지스터50: comparison signal generation circuit Q1: transistor

D1, D4-D6 : 다이오드 C1, C11-C12 : 콘덴서D1, D4-D6: Diodes C1, C11-C12: Capacitors

VR11 : 가변저항 L11 : 코일VR11: Variable resistor L11: Coil

ZD1 : 제너다이오드 R10-R12 : 저항ZD1: Zener Diode R10-R12: Resistance

본 고안은 라스터(Raster) 수평 위치 조정회로에 관한 것으로, 특히 영상 처리 시스템에 있어서 플라이백 트랜스포머(Flyback Transformer)의 플라이백(Flyback) 펄스를 이용한 AFC(Automatic Frequency Control) 비교신호의 직류 레벨(Level)을 조정하여 송수신측 라스터 수평 위치가 일치되도록 조정하는 회로에 관한 것이다.The present invention relates to a raster horizontal positioning circuit, and in particular, in an image processing system, a DC level of an AFC (Automatic Frequency Control) comparison signal using a flyback pulse of a flyback transformer It relates to a circuit for adjusting the horizontal raster horizontal position by adjusting the level.

일반적으로 영상 처리시스템에서 라스터란 수상관의 관면상에 전자 빔(Beam)을 편향시킨 주사선으로 구성된 화면을 말한다.In general, a raster in an image processing system refers to a screen composed of scanning lines deflecting an electron beam on a tube surface of a water tube.

그리고 송수신측 라스터가 일치해야만 올바른 화면을 볼 수 있으므로 조정을 해야 할 필요가 있다.And the raster side of the transmitter and receiver must match so you can see the correct screen.

제1도는 종래의 회로도로서, 수평 발진 회로(도시하지 않았음)에서 발진된 방형파 신호를 입력하는 입력단자(101)와, 상기 입력단자(101)에 베이스가 접속되어 상기 입력신호를 반전 증폭하는 수평 출력 트랜지스터(Q1)와, 상기 트랜지스터(Q1)의 콜렉터와 접지 사이에 접속된 댐퍼(Damper) 다이오드(D1)와, 상기 트랜지스터(Q1)의 콜렉터와 접지 사이에 접속된 공진 콘덴서(Condenser)(C1)와, 1차측 코일의 한단이 상기 트랜지스터(Q1)의 콜렉터에 접속되며 2차측 코일의 세 다이오드(D4-D6) 및 저항(R10)과 접속된 플라이백 트랜스 포머(FBT)와, 전원공급원(1)과, 수평 편향 요크(Yoke)와 연결된 쵸크코일(Choke Coil) (H-DY)과, 입력용 제1 및 제2단자(IN,NFB)가 각각 입력 전압 제어저항(R4,R5)을 거쳐 상기 전원공급원(1)에 연결되며 출력용 제4단자(OUT)가 저항(R1)에 접속된 전압, 전류 증폭기(AMP)와, 상기 저항(R1)과 상기 쵸크코일(H-DY) 사이에 접속된 코일(L1)과, 상기 저항(R1)과 상기 쵸크코일(H-DY)의 접속점과 접지 사이에 접속된 콘덴서(C5)와, 상기 제4단자(OUT)와 상기 전원 공급원(1) 사이에 직렬 연결된 콘덴서(C3) 및 저항(R2)과, 상기 제4단자(OUT)과 상기 제1단자(IN) 사이에 접속된 궤환저항(R3)과, 상기 증폭기(AMP)의 제5단자(+Vcc)와 상기 플라이백 트랜스포머(FBT)의 1차측 코일의 다른 한단 사이에 직렬 연결된 다이오드(D2) 및 저항(R8)과, 상기증폭기(AMP)의 제3단자(-Vcc)와 상기 플라이백 트랜스포머(FBT)의 1차측 코일의 또 다른 한단 사이에 직렬 연결된 다이오드(D3) 및 저항(R9)와, 상기 다이오드(D2)의 애노드에 한단이 연결된 저항(R6)과, 상기 다이오드(D2)의 캐소드에 한단이 연결된 저항(R3)과, 상기 두 저항(R6, R7)의 타단 사이에 접속되어 상기 증폭기(AMP)의 제2단자(NFB)의 입력 레벨을 제어하는 가변저항(VR1)과, 상기 증폭부(AMP)의 제3단자(-Vcc)및 제5단자(+Vcc)와 전원공급원(1) 사이에 각각 접속된 콘덴서(C5, C4)로 구성된다.1 is a conventional circuit diagram, in which an input terminal 101 for inputting a square wave signal oscillated in a horizontal oscillation circuit (not shown) and a base connected to the input terminal 101 are inverted and amplified. A horizontal output transistor Q1, a damper diode D1 connected between the collector of the transistor Q1 and ground, and a resonant capacitor connected between the collector and ground of the transistor Q1. (C1), one end of the primary coil is connected to the collector of the transistor Q1, and a flyback transformer (FBT) connected to the three diodes (D4-D6) and the resistor (R10) of the secondary coil; The source 1, the choke coil H-DY connected to the horizontal deflection yoke, and the input first and second terminals IN and NFB are input voltage control resistors R4 and R5, respectively. Is connected to the power supply source 1 and the output fourth terminal OUT is connected to the resistor R1 to increase the voltage and current. Between the ground (AMP), the coil (L1) connected between the resistor (R1) and the choke coil (H-DY), the connection point of the resistor (R1) and the choke coil (H-DY), and ground. A condenser C5 connected, the condenser C3 and a resistor R2 connected in series between the fourth terminal OUT and the power source 1, the fourth terminal OUT and the first terminal ( A diode D2 connected in series between the feedback resistor R3 connected between IN, and the fifth terminal (+ Vcc) of the amplifier AMP and the other end of the primary coil of the flyback transformer FBT; A diode (D3) and a resistor (R9) connected in series between the resistor (R8), the third terminal (-Vcc) of the amplifier (AMP) and the other end of the primary coil of the flyback transformer (FBT), The amplification is connected between the resistor R6 having one end connected to the anode of the diode D2, the resistor R3 having one end connected to the cathode of the diode D2, and the other ends of the two resistors R6 and R7. A variable resistor VR1 for controlling the input level of the second terminal NFB of the AMP, the third terminal (-Vcc) and the fifth terminal (+ Vcc) of the amplifier AMP, and a power supply source ( It consists of the capacitor | condenser C5 and C4 connected between 1), respectively.

상기 제1도의 구성중 전압, 전류 증폭기(AMP)는 일본국 내셔널(National)사의 UPC 1238V를 사용한 예이다.The voltage and current amplifier AMP in the configuration of FIG. 1 is an example of using UPC 1238V of National Corporation of Japan.

상기 제1도를 참조하여 종래의 라스터 수평 위치 조정 회로의 동작예를 설명하면 다음과 같다.An operation example of a conventional raster horizontal position adjustment circuit will be described with reference to FIG. 1.

지금 전원이 "온"되면 제1도의 수평 출력 트랜지스터(Q1)는 도시하지 않은 수평 발진회로에서 발진된 방형파 신호를 입력단자(101)를 통하여 입력하여 이를 반전 증폭한 후, 고압을 발생시키기 위한 펄스를 플라이백트랜스포머(FBT)의 1차측으로 출력한다. 이때 상기 트랜지스터(Q1)의 콜렉터단과 접지사이에 병렬 접속된다이오드(D1) 및 콘덴서(C1)는 각각 댐퍼 다이오드 및 공진 콘덴서의 역할을 수행한다.When the power supply is "on" now, the horizontal output transistor Q1 of FIG. 1 inputs a square wave signal oscillated in a horizontal oscillation circuit (not shown) through the input terminal 101, inverts and amplifies it, and then generates a high voltage. The pulse is output to the primary side of the flyback transformer (FBT). At this time, the parallel connection between the collector terminal of the transistor Q1 and the ground diode D1 and the capacitor C1 serve as a damper diode and a resonant capacitor, respectively.

한편 상기 플라이백 트랜스포머(FBT)의 1차측의 한단으로 입력된 펄스는 2차측에 유기되어 고압을 발생시켜 CRT의 애노드 전압으로 이용된다. 뿐만 아니라 상기 플라이백 트랜스포머(FBT)의 다른 한단 및 또 다른 한단에는 각각 양(Positive), 혹은 음(Negative)의 펄스가 유기되어 전압으로 이용하게 되는데, 다른 한단의 경우는 저항(R8)의 전압이 다이오드(D2)의 애노드 전압보다 낮을 경우 도통되어 양극 전압을 형성한다. 그리고 또 다른 한단의 경우는 저항(R9)의 전압이 다이오드(D3)의 캐소드 전압보다 높을 경우 도통하게 되므로 음극 전압을 형성하게 된다. 상기 두 다이오드(D2,D3)의 애노드 및 캐소드에는 각각 전압, 전류 증폭기(AMP)의 제5단자(+Vcc) 및 제3단자(-Vcc)가 접속되고 상기 두 다이오드(D2, D3)이 애노드와 캐소드 사이에는 저항(R6)과 가변저항(VR1) 및 저항(R7)이 직렬 연결되어, 상기 가변저항(VR1)을 조절하여 상기 증폭기(AMP)의 제2단자(NFB)에의 입력전압을 조절한다.On the other hand, the pulse input to one end of the primary side of the flyback transformer (FBT) is induced on the secondary side to generate a high pressure is used as the anode voltage of the CRT. In addition, a positive or negative pulse is induced at the other end and the other end of the flyback transformer (FBT), respectively, and used as a voltage. In the other end, the voltage of the resistor R8 is used. When it is lower than the anode voltage of this diode D2, it is conducted and forms an anode voltage. In another case, when the voltage of the resistor R9 is higher than the cathode voltage of the diode D3, the conduction is conducted, thereby forming a cathode voltage. A voltage, a fifth terminal (+ Vcc) and a third terminal (-Vcc) of the current amplifier AMP are connected to the anode and the cathode of the two diodes D2 and D3, respectively, and the two diodes D2 and D3 are anodes. A resistor R6, a variable resistor VR1, and a resistor R7 are connected in series between the cathode and the cathode, and the input voltage to the second terminal NFB of the amplifier AMP is controlled by adjusting the variable resistor VR1. do.

또한 상기 증폭기(AMP)의 제1단자(IN)로는 저항(R3)을 통해 제4단자(OUT)으로부터 궤환된 전류가 흐르게 되며 상기 제1단자(IN) 및 제2단자(NFB)와 전원공급된(1) 사이에 각각 접속된 저항(R5, R4)은 입력 전압을 제어하게 된다. 이에 따라 제1단자(IN) 및 제2단자(NFB)를 통한 입력 전압이 제4단자(OUT)를 통한 출력전압보다 낮을 경우 라스터의 화면을 우측으로 이동되고, 출력 전압보다 높을 경우 라스터는 좌측으로 움직이게 된다. 상기 제4단자(OUT)에 접속된 저항(R1)과 코일(L1) 및 콘덴서(C2)는 수평 출력 펄스를 변조시켜 쵸크코일(H-DY)에 입력시킨다.In addition, a current fed back from the fourth terminal OUT flows through the resistor R3 to the first terminal IN of the amplifier AMP, and supplies power to the first terminal IN and the second terminal NFB. The resistors R5 and R4 respectively connected between the ones 1 control the input voltage. Accordingly, when the input voltage through the first terminal IN and the second terminal NFB is lower than the output voltage through the fourth terminal OUT, the screen of the raster is moved to the right, and the raster is higher than the output voltage. It will move to the left. The resistor R1 connected to the fourth terminal OUT, the coil L1, and the capacitor C2 modulate the horizontal output pulse and input the same to the choke coil H-DY.

상기한 바와 같은 종래의 라스터 수평 위치 저장회로는 회로구성이 복잡한 문제점이 있었다.As described above, the conventional raster horizontal position storage circuit has a complicated circuit configuration.

따라서 본 고안의 목적은 영상 처리시스템에 있어서, 플라이백 트랜스포머의 플라이백 펄스를 이용하여 톱니파 형태의 AFC 비교신호를 만들고, 만들어진 AFC 비교신호의 직류 전압 레벨 및 상기 톱니파의 피크치 전압을 조정하여 송수신측 라스터 수평위치를 일치시킴으로써, 회로구성을 간단하게 할 수 있는 라스터 수평위치조정회로를 제공함에 있다.Accordingly, an object of the present invention is to produce a sawtooth wave type AFC comparison signal using a flyback pulse of a flyback transformer in an image processing system, and to adjust the DC voltage level of the generated AFC comparison signal and the peak voltage of the sawtooth wave to transmit and receive By matching the raster horizontal position, to provide a raster horizontal positioning circuit that can simplify the circuit configuration.

본 고안의 또 다른 목적은 플라이백 펄스의 피크치 전압 레벨을 일정치로 제한함으로써 라스터 수평 위치 조정범위를 가변시킬 수 있는 라스터 수평 위치 조정회로를 제공함에 있다.Still another object of the present invention is to provide a raster horizontal positioning circuit capable of varying the raster horizontal positioning range by limiting the peak voltage level of the flyback pulse to a constant value.

이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 고안에 따른 회로도로서, 기준신호로써 영상신호의 수평 동기 신호를 입력하고 소정 비교 신호를 입력하여 두개의 신호를 비교하여 검출 직류 전압을 출력하는 AFC 회로(10)와, 상기 AFC 회로(10)의 출력단자에 접속되어 소정 방형파 신호를 발진하며 상기 검출 직류 전압에 의해 발진주파수가 제어되는 수정 발진회로(20)와, 상기 수평 발진회로(20)의 출력단자에 접속되어 상기 방형파 신호를 소정 레벨로 전력 증폭하는수평 드라이브(Drive)회로(30)와, 상기 수평 드라이브 회로(30)의 출력단자에 접속되여 상기 전력 증폭된 방형파 신호에 의해 수평 편향 코일(도시하지 않았음)에 가해지는 전압을 단속하여 톱니파 전류를 상기 수평 편향코일에 흐르도록 하며 플라이백 펄스를 발생하는 수평 출력 회로(40)와, 상기 수평 출력 회로(40)의 출력단자에 접속되어 상기 플라이백 펄스를 입력하여 일정 레벨(Level)로 제한하여 톱니파 형태의 비교신호로 변환하고, 변환된 비교신호의 직류 전압 레벨 및 톱니파형의 피크치 전압을 피크치 전압을 가변시켜 상기 AFC 회로(10)에 인가하는 비교신호 발생회로(50)로 구성된다.2 is a circuit diagram according to the present invention, an AFC circuit 10 for inputting a horizontal synchronization signal of an image signal as a reference signal, a predetermined comparison signal, and comparing two signals to output a detected DC voltage, and the AFC circuit. A crystal oscillation circuit 20 connected to an output terminal of 10 for oscillating a predetermined square wave signal and having an oscillation frequency controlled by the detected DC voltage; and an output terminal of the horizontal oscillation circuit 20 connected to the A horizontal deflection coil (not shown) connected to the horizontal drive circuit 30 for power amplifying the wave signal to a predetermined level and the power amplified square wave signal connected to an output terminal of the horizontal drive circuit 30. ) Is connected to the output terminal of the horizontal output circuit 40 and the horizontal output circuit 40 to interrupt the voltage applied to the sawtooth current to flow in the horizontal deflection coil and generate a flyback pulse. The AFC circuit may be configured to convert the flyback pulse into a sawtooth-type comparison signal by limiting the flyback pulse to a predetermined level, and varying the peak voltage of the DC voltage level and the sawtooth waveform of the converted comparison signal. And a comparison signal generating circuit 50 to be applied to 10).

상기 제1도의 구성중 수평 출럭 회로(40)는 상기 수평 드라이브 회로(30)의 출력단자에 베이스가 접속되어 상기 입력신호를 발진 증폭하는 수평 출력 트랜지스터(Q1)와, 상기 트랜지스터(Q1)의 콜렉터와 접지 사이에 접속된 댐퍼 다이오드(D1)와, 상기 트랜지스터(Q1)의 콜렉터와 접지 사이에 접속된 공진 콘덴서(C1)와, 상기 트랜지스터(Q1)의 콜렉터에 1차측 코일(Lp)의 일단이 접속되고 타단이 전원전압(B+)에 접속되며 제1의 2차속코일(Ls1)의 세 다이오드(D4-D6) 및 저항(R10)과 접속되어, 제2의 2차속 코일(Ls2)의 일단으로 상기 트랜지스터(Q1)의 출력신호에 따른 플라이백 펄스를 출력하는 플라이백 트랜스포머(FBT)로 구성된다.In the configuration of FIG. 1, the horizontal run circuit 40 includes a horizontal output transistor Q1 for oscillating and amplifying the input signal with a base connected to an output terminal of the horizontal drive circuit 30, and a collector of the transistor Q1. One end of the primary coil Lp is connected to the damper diode D1 connected between the ground and the ground, the resonant capacitor C1 connected between the collector of the transistor Q1 and the ground, and the collector of the transistor Q1. One end of the second secondary speed coil Ls2 connected to the power supply voltage B + and the other end thereof to the three diodes D4-D6 and the resistor R10 of the first secondary speed coil Ls1. The flyback transformer FBT outputs a flyback pulse according to the output signal of the transistor Q1.

비교 신호 발생회로(50)는 상기 플라이백 트랜스포머(FBT)의 제2의 2차측 코일(Ls2)의 일단에 직렬 접속되어 상기 플라이백 펄스를 미분하는 저항(R11, R12) 및 코일(L11)과, 상기 두 저항(R11, R12)의 접속점에 캐소드가 접속되고 애노드가 접지되어 상기 플라이백 펄스를 일정 형태로 제한하는 제너다이오드(ZD1)와, 상기코일(L11)의 출력측과 상기 AFC회로(10)의 사이에 접속되어 상기 미분된 펄스를 톱니파 형태의 비교신호로 변환하여 상기 AFC 회로(10)에 인가하는 콘덴서(C11)와, 상기 코일(L11)과 콘덴서(C11)의 접속점에 일단이 접속되는 콘덴서(C12)와, 상기 콘덴서(C12)의 일단과 접지 사이에 접속되어 상기 비교신호의 진폭을 가변시키는 가변저항(VR1)으로 구성된다.The comparison signal generation circuit 50 is connected to one end of the second secondary coil Ls2 of the flyback transformer FBT in series with the resistors R11 and R12 and the coil L11 for differentiating the flyback pulse. A zener diode (ZD1) for limiting the flyback pulse to a predetermined shape by connecting a cathode to a connection point of the two resistors (R11, R12) and an anode, and an output side of the coil (L11) and the AFC circuit (10) Is connected between the capacitor C11 and the connection point between the coil L11 and the capacitor C11 and converts the differentiated pulse into a sawtooth type comparison signal and applies it to the AFC circuit 10. And a variable resistor VR1 connected between one end of the capacitor C12 and ground to vary the amplitude of the comparison signal.

그리고 상기 제2도의 구성중 미설명 부호 102는 도시하지 않은 자동 휘도 제항(Auto Brightness Limit) 회로에 접속되는 단자이며, 103은 도시하지 않은 수상관의 애노드에 접속되는 단자이다.Reference numeral 102 in the configuration of FIG. 2 denotes a terminal connected to an auto brightness limit circuit (not shown), and 103 is a terminal connected to an anode of a water pipe (not shown).

제3도는 상기 제2도의 각 부분의 동작 파형도로서, (A)는 플라이백 트랜스포머(FBT)의 제2의 2차측 코일(Ls2)의 출력으로 플라이백 펄스를 나타낸다.FIG. 3 is an operational waveform diagram of each part of FIG. 2, and (A) shows a flyback pulse at the output of the second secondary coil Ls2 of the flyback transformer FBT.

(B)는 제너다이오드(ZD1)에 의해 상기 플라이백 펄스의 레벨이 제한됨을 나타낸다.(B) indicates that the level of the flyback pulse is limited by the zener diode ZD1.

(C)는 상기 레벨이 제한된 플라이백 펄스를 저항(R11, R12)과 코일(L11)에 의해 미분한 파형이다.(C) is a waveform in which the level-limited flyback pulse is differentiated by the resistors R11 and R12 and the coil L11.

(D)는 상기 미분된 신호를 캐패시터(C11, C12)에 의해 톱니파 형태의 비교 신호로 변한됨을 나타낸 것으로 AFC 회로(10)에 인가되는 파형이다.(D) shows that the differentiated signal is converted into a sawtooth wave-shaped comparison signal by the capacitors C11 and C12 and is a waveform applied to the AFC circuit 10.

이하 본 고안에 따른 제2도의 동작예를 제3도의 동작파형도를 참조하여 상세히 설명한다.Hereinafter, an operation example of FIG. 2 according to the present invention will be described in detail with reference to the operation waveform diagram of FIG. 3.

지금 전원이 "온"되고 영상신호에서 분리된 수평 동기 신호가 제2도의 AFC 회로(10)에 입력되면, 상기 AFC회로(10)는 상기 수핑 동기 신호를 기준 신호로 하고 이 기준신호와 소정 비교신호를 비교하여 비교결과에 비교 결과에 따른 검출 직류 전압을 출력한다. 이에 따라 방형파 신호를 발진하는 수평 발진회로(20)의 발진주파수가 제어되며, 발진된 방형파 신호를 수평 드라이브 회로(30)에서 수평 출력 트랜지스터(Q1)를 드라이브하는데 필요한 크기까지 전력 증폭되어 수평 출력 트랜지스터(Q1)의 베이스에 인가된다.When the power supply is "on" now and the horizontal synchronizing signal separated from the video signal is input to the AFC circuit 10 of FIG. The signals are compared and the detected DC voltage corresponding to the comparison result is output to the comparison result. Accordingly, the oscillation frequency of the horizontal oscillation circuit 20 for oscillating the square wave signal is controlled, and the oscillated square wave signal is power amplified to the size necessary to drive the horizontal output transistor Q1 in the horizontal drive circuit 30 and is horizontal. It is applied to the base of the output transistor Q1.

그러므로 상기 트랜지스터(Q1)의 콜렉터 출력에 의해 플라이백 트랜스포머(FBT)의 제2의 2차측 코일(Ls2)에 제3도 (A)와 같온 플라이백 펄스가 유기된다. 이때 상기 플라이백 펄스의 주파수는 상기 AFC 회로(10)에 입력되는 수평 동기 신호와 같게 되며 상기 수평 동기 신호에 동기된 펄스가 된다. 여기서 상기 제2의 2차측코일(Ls2)에 유기되는 제3도 (A)와 같은 플라이백 펄스이 피크치 전압(Vp1)은 실제적으로 18V 정도 된다.Therefore, the flyback pulse as shown in FIG. 3A is induced in the second secondary coil Ls2 of the flyback transformer FBT by the collector output of the transistor Q1. At this time, the frequency of the flyback pulse is equal to the horizontal synchronizing signal input to the AFC circuit 10 and becomes a pulse synchronized with the horizontal synchronizing signal. Here, the flyback pulse as shown in FIG. 3 (A) induced in the second secondary side coil Ls2 has a peak value Vp1 of about 18V.

한편 제1의 2차측 코일(Ls2)에 유기되는 펄스는 다이오드(D4-D6)에 의해 정류되어 단자(103)를 통하여 수상관의 애노드에 공급된다.On the other hand, the pulse induced in the first secondary coil Ls2 is rectified by the diodes D4-D6 and supplied to the anode of the water pipe via the terminal 103.

그리고 상기 플라이백 트랜스포머(FBT)의 제2의 2차측 코일(Ls2)에 유기된 플라이백 펄스는 재너 다이오드(ZD1)에 의해 제3도 (b)와 같이 일정 레벨로 제한된 후 저항(R11-R12) 및 코일(L11)에 의해 미분되어 제3도(c)와 같이 된다.The flyback pulse induced in the second secondary coil Ls2 of the flyback transformer FBT is limited to a predetermined level by the zener diode ZD1 as shown in FIG. ) And the coil L11 are differentiated as shown in FIG. 3 (c).

상기와 같이 플라이백 펄스의 레벨을 일정 레벨로 제한하는 것은 라스터 수평 위치 조정시의 가변범위를 설정하기 위한 것이며, 가변 범위를 넓게 하고자 하면 보다 큰 레벨이 되도록 하고 가변범위를 좁게 하고자하면 보다 작은 레벨이 되도록 설정하는 것이다. 또한 본 고안에서는 그 피치크 전압(Vp2)을 12V로 제한하였다.As described above, the level of the flyback pulse is limited to a certain level in order to set a variable range when adjusting the raster horizontal position, and to increase the variable range to a larger level and to narrow the variable range to a smaller level. Is to set the level. In the present invention, the pitch voltage Vp2 is limited to 12V.

상기 미분된 펄스는 캐패시터(C11-C12)에 의해 제3도 (D)와 같은 톱니파 형태로 변환되어 상기 AFC 회로(10)에 비교신호로 입력되어진다. 이때 가변저항(VR11)을 조정하면 상기 제3도 (d)와 같은 비교신호의 직류전압 레벨(V1)과 톱니파형의 피크치 전압(Vp3)이 가변되므로써 화면 전체가 좌우로 이동되게 된다. 즉, 상기직류 전압 레벨(V1)과 피크치 전압(Vp3)이 커지면 화면이 우측으로 수평 이동되며, 상기 직류 전압 레벨(V1)과 피크치 전압(Vp3)이 작아지면 화면이 좌측으로 수평 이동된다. 여기서 상기 직류 전압 레벨(V1)은 실제적으로 수 V가 되며 피크치 전압(Vp3)은 수백 mV가 된다.The differentiated pulse is converted into a sawtooth wave form as shown in FIG. 3 (D) by the capacitors C11-C12 and input to the AFC circuit 10 as a comparison signal. In this case, when the variable resistor VR11 is adjusted, the entire screen is moved left and right by varying the DC voltage level V1 of the comparison signal and the sawtooth peak voltage Vp3 as shown in FIG. That is, when the DC voltage level V1 and the peak value voltage Vp3 increase, the screen moves horizontally to the right side, and when the DC voltage level V1 and the peak value voltage Vp3 decrease, the screen moves horizontally to the left side. Here, the DC voltage level V1 is actually several V and the peak voltage Vp3 is several hundred mV.

따라서 상기 가변저항(VR11)을 조정함으로써 송신측으로부터 전송되는 라스터 위치에 수신측 라스터 위치를 조정할 수 있게 되는 것이다.Therefore, by adjusting the variable resistor VR11, the raster position of the receiving side can be adjusted to the raster position transmitted from the transmitting side.

상술한 바와 같이 본 고안은 영상 처리시스템에 있어서, 플라이백 트랜스포머의 플라이백 펄스를 이용하여 톱니파 형태의 AFC 비교 신호를 만들고, 만들어진 AFC 비교신호의 직류 전압 레벨 및 상기 톱니파의 피크치전압을 조정하여 송수신측 라스터 수평 위치를 일치시키는 회로로서, 회로 구성을 간단하게 할 수 있으며 구성부품수를 크게 줄일 수 있는 이점이 있다.As described above, the present invention provides an AFC comparison signal in the form of a sawtooth wave using a flyback pulse of a flyback transformer in an image processing system, and adjusts the DC voltage level of the generated AFC comparison signal and the peak value voltage of the sawtooth wave to transmit and receive. As a circuit for matching the side raster horizontal positions, the circuit configuration can be simplified and the number of components can be greatly reduced.

또한 플라이백 펄스의 피크치 전압 레벨을 일정치로 제한함으로써 라스터 수평 위치 조정 범위를 가변시킬수 있는 잇점이 있다.It also has the advantage that the raster horizontal positioning range can be varied by limiting the peak voltage level of the flyback pulse to a constant value.

Claims (3)

영상신호의 수평 동기 신호를 기준신호로 입력하고 소정 비교 신호를 입력하여 두개의 신호를 비교하여 검출 직류 전압을 출력하는 AFC 회로(10)와, 상기 AFC 회로(10)의 출력단자에 접속되어 소정 반형파 신호를 발진하며 상기 검출 직류 전압에 의해 발진주파수가 제어되는 수평 발진회로(20)와, 상기 수평 발진회로(20)의 출력단자에 접속되어 상기 방형파 신호를 소정 레벨로 전력 증폭하는 수평 드라이브 회로(30)를 구비한 라스터수평 위치 조정회로에 있어서, 상기 수평 드라이브 회로(30)의 출력단자에 접속되어 상기 전력 증폭된 반형파신호에 의해 수평 편향 코일에 가해지는 전압을 단속하여 톱니파 전류를 상기 수평 편향 코일에 흐로도록 하며 플라이백 펄스를 발생하는 수평 출력 회로(40)와, 상기 수평 출력회로(40)의 출력단자에 접속되어 상기 플라이백 펄스를 입력하여 일정 레벨로 제한하여 톱니파 형태의 비교신호로 변환하고, 변환된 비교신호의 직루 전압레벨 및 톱니파형의 피크치 전압을 피크치 전압을 가변시켜 상기 AFC 회로(10)에 인가하는 비교신호 발생회로(50)로 구성됨을 특징으로 하는 라스터 수평 위치 조정회로.AFC circuit 10 for inputting a horizontal synchronizing signal of a video signal as a reference signal and inputting a predetermined comparison signal to compare two signals to output a detected DC voltage; A horizontal oscillation circuit 20 oscillating a half-wave signal and having an oscillation frequency controlled by the detected DC voltage; and a horizontal oscillation power signal amplified to a predetermined level by being connected to an output terminal of the horizontal oscillation circuit 20 In a raster horizontal position adjustment circuit having a drive circuit 30, a sawtooth wave is connected to an output terminal of the horizontal drive circuit 30 to interrupt a voltage applied to a horizontal deflection coil by the power amplified half-wave signal. A horizontal output circuit 40 for causing a current to flow in the horizontal deflection coil and generating a flyback pulse, and connected to an output terminal of the horizontal output circuit 40 A comparison signal is applied to the AFC circuit 10 by varying the peak voltage with the direct voltage level and the sawtooth waveform peak voltage of the converted comparison signal and converting it into a sawtooth wave type comparison signal by limiting the signal to a predetermined level. Raster horizontal position adjustment circuit, characterized in that consisting of a generator circuit (50). 제1항에 있어서, 수평 출력 회로(40)가 상기 수평 드라이브 회로(30)의 출력단자에 베이스가 접속되어 상기 입력신호를 반전 증폭하는 수평 출력 트랜지스터(Q1)와, 상기 트랜지스터(Q1)의 콜렉터와 접지 사이에 접속된 댐퍼 다이오드(D1)와, 상기 트랜지스터(Q1)의 콜렉터와 접지 사이에 접속된 공진 콘덴서(C1)와, 상기트랜지스터(Q1)의 콜렉터에 1차측 코일(Lp)의 일단이 접속되고 타단이 전원전압(B+)에 접속되며 제1의 2차측코일(Ls1)의 제 다이오드(D4-D6) 및 저항(R10)과 접속되어, 제2의 2차측 코일(Ls2)의 일단으로 상기 트랜지스터(Q1)의 출력신호에 따른 플라이백 펄스를 출력하는 플라이백 트랜스포머(FBT)로 구성됨을 특징으로 하는 라스터 수평 위치 조정회로.A horizontal output transistor (Q1) according to claim 1, wherein a horizontal output circuit (40) has a base connected to an output terminal of the horizontal drive circuit (30) and inverts and amplifies the input signal, and a collector of the transistor (Q1). One end of the primary coil Lp is connected to the damper diode D1 connected between the ground and ground, the resonant capacitor C1 connected between the collector of the transistor Q1 and ground, and the collector of the transistor Q1. One end of the second secondary coil Ls2 connected to the other end thereof and connected to the power supply voltage B + and connected to the first diode D4-D6 of the first secondary coil Ls1 and the resistor R10. And a flyback transformer (FBT) for outputting a flyback pulse according to the output signal of the transistor (Q1). 제2항에 있어서, 비교 신호 발생회로(50)가 상기 플라이백 트랜스포머(FBT)의 제2의 2차측 코일(Ls2)의 일단에 직렬 접속되어 상기 플라이백 펄스를 미분하는 저항(R11, R12) 및 코일(L11)과, 상기 두 저항(R11, R12)의 접속점에 캐소드가 접속되고 애노드가 접지되어 상기 플라이백 펄스를 일정 레벨로 제한하는 제너다이오드(ZD1)와, 상기 코일(L11)의 출력측과 상기 AFC회로(10)의 사이에 접속되어 상기 미분된 펄스를 톱니파형태의 비교신호로 변환하여 상기 AFC 회로(10)에 인가하는 콘덴서(C11)와, 상기 코일(L11)과 콘덴서(C11)의 접속점에 일단이 접속되는 콘덴서(C12)와, 상기 콘덴서(C12)의 일단과 접지 사이에 접속되어 상기 비교신호의 진폭을 가변시키는 가변저항(VR1)으로 구성됨을 특징으로 하는 라스터 수평 위치 조정회로.The resistor (R11, R12) according to claim 2, wherein the comparison signal generating circuit (50) is connected in series with one end of the second secondary coil (Ls2) of the flyback transformer (FBT) to differentiate the flyback pulse. And a zener diode ZD1 for connecting the cathode of the coil L11 and the two resistors R11 and R12 and the anode to ground to limit the flyback pulse to a predetermined level, and an output side of the coil L11. A capacitor C11 connected between the AFC circuit 10 and converting the differentiated pulse into a sawtooth wave type comparison signal and applying it to the AFC circuit 10, the coil L11, and the capacitor C11. Raster horizontal position adjustment, characterized in that it is composed of a capacitor (C12), one end of which is connected to a connection point of, and a variable resistor (VR1) connected between one end of the capacitor (C12) and ground to vary the amplitude of the comparison signal. Circuit.
KR2019900014403U 1990-09-19 1990-09-19 Laster horizontal site control circuit KR930001430Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900014403U KR930001430Y1 (en) 1990-09-19 1990-09-19 Laster horizontal site control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900014403U KR930001430Y1 (en) 1990-09-19 1990-09-19 Laster horizontal site control circuit

Publications (2)

Publication Number Publication Date
KR920007224U KR920007224U (en) 1992-04-22
KR930001430Y1 true KR930001430Y1 (en) 1993-03-29

Family

ID=19303521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900014403U KR930001430Y1 (en) 1990-09-19 1990-09-19 Laster horizontal site control circuit

Country Status (1)

Country Link
KR (1) KR930001430Y1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338331B1 (en) * 2000-09-01 2002-05-30 구자홍 Method and apparatus for controlling horizontal position in a monitor

Also Published As

Publication number Publication date
KR920007224U (en) 1992-04-22

Similar Documents

Publication Publication Date Title
US4101814A (en) Side pincushion distortion correction circuit
JPS6044862B2 (en) deflection circuit
US3444426A (en) Horizontal sweep system with automatic raster size regulation
EP0414184A2 (en) High voltage regulator circuit for picture tube
KR970009847B1 (en) Dynamic focus circuit
KR930001430Y1 (en) Laster horizontal site control circuit
JPS5946463B2 (en) Switch circuit driving amplifier
KR100236034B1 (en) Dynamic focus circuit in a multisync. monitor
US5349274A (en) Bi-directional scan circuit
JPH10293552A (en) Automatic convergent circuit for monitor
US5661375A (en) Inner raster distortion correction circuit
US2685033A (en) Beam deflection control for cathode-ray devices
KR900006463B1 (en) Circuit arrangement for correcting horizontal pinchshion distortion using a voltage proportionalto vertical sync. period
KR100218011B1 (en) Generating circuit of horizontal retrace time adjusting pulse in a display device
JP3366327B2 (en) Method and apparatus for correcting geometric distortion on a screen of a cathode ray tube
US3237048A (en) Raster distortion correction
US4084115A (en) Circuit for correcting setup error in a color television receiver
US3359453A (en) Horizontal scan width and high voltage regulation circuit for television receivers
US3463961A (en) Raster correction circuit arrangement
KR100277779B1 (en) Dynamic focus circuit of the monitor
JP2596266B2 (en) Electromagnetic focus circuit
US3302055A (en) Dynamic pincushion distortion correction for television receivers
KR100261797B1 (en) Flat type crt
JPH0613269U (en) Horizontal deflection circuit
KR20020020361A (en) A circuit for compensating a broad-band switching drive in a video display system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee