KR930001376Y1 - Power circuit - Google Patents

Power circuit Download PDF

Info

Publication number
KR930001376Y1
KR930001376Y1 KR2019870024418U KR870024418U KR930001376Y1 KR 930001376 Y1 KR930001376 Y1 KR 930001376Y1 KR 2019870024418 U KR2019870024418 U KR 2019870024418U KR 870024418 U KR870024418 U KR 870024418U KR 930001376 Y1 KR930001376 Y1 KR 930001376Y1
Authority
KR
South Korea
Prior art keywords
transistor
power supply
turned
power
collector
Prior art date
Application number
KR2019870024418U
Other languages
Korean (ko)
Other versions
KR890014898U (en
Inventor
박광호
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019870024418U priority Critical patent/KR930001376Y1/en
Publication of KR890014898U publication Critical patent/KR890014898U/en
Application granted granted Critical
Publication of KR930001376Y1 publication Critical patent/KR930001376Y1/en

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

내용 없음.No content.

Description

저 전력손실 전원쇼트 보호회로Low power loss power short protection circuit

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 본 고안의 회로도.2 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 지연회로 Q1-Q3: 트랜지스터1: delay circuit Q 1 -Q 3 : transistor

PC : 포토커플러 A : 감지부PC: Photocoupler A: Detector

D1-D2: 다이오드 D3, D4: 제너다이오드D 1 -D 2 : diode D 3 , D 4 : zener diode

R1-R8: 저항 C1, C2: 콘덴서R 1 -R 8 : Resistor C 1 , C 2 : Capacitor

Vb, Vb1, Vb : 전원단자Vb, Vb 1 , Vb: Power Supply Terminal

본 고안은 스위칭 전원 방식의 2차 회로 쇼트 및 과전류의 보호회로에 관한 것으로서, 특히 과전류 및 쇼트시 과전류로 인한 큰 전력 손실을 줄이고자 한 것에 적합하도록한 저전력 손실전원 쇼트 보호회로에 관한 것이다.The present invention relates to a secondary circuit short circuit and an overcurrent protection circuit of a switching power supply method, and more particularly, to a low power loss power supply short protection circuit adapted to reduce a large power loss due to overcurrent and overcurrent.

종래에는 제1도와 같이 두 전원단자(Vab)단자를 트랜지스터(Q1)의 에미터와 저항(R1)을 접속하고 트랜지스터(Q1)의 베이스와 저항(R1)단자를 출력단자(OUT)로 연결한다.Conventionally, connecting the emitter and a resistor (R 1) of the two power supply terminals (Vab) terminal as a first assist transistor (Q 1) and outputting a base and a resistor (R 1) terminal of the transistor (Q 1) terminal (OUT )

그리고 트랜지스터(Q)의 콜렉터에 저항(R2,R3)과 콘덴서(C1)를 접속하여 감지부(A)를 연결시킨 다이리스터(SCR)의 게이트에 연결한 구성으로 된 것으로서, 이를 살펴보면 전원단자(Vab)에 Va,Vb전원이 정상적인 전류가 흐를때는 저항(R1)이 전압강하분이 트랜지스터(Q1)을 동작시키지 못하기 때문에 다이리스터(SCR)를 도통시키지 못한다.In addition, the resistors R 2 and R 3 and the capacitor C 1 are connected to the collector of the transistor Q to be connected to the gate of the thyristor SCR to which the sensing unit A is connected. When a normal current flows through the power supply terminal Va, the resistor R 1 does not conduct the thyristor SCR because the voltage drop does not operate the transistor Q 1 .

즉, 다이리스터(SCR)가 동작하지 못하면 감지부(A)가 동작하지 않으므로서 정상적인 Va나 Vb전원이 출력된다.That is, when the thyristors SCR does not operate, the sensing unit A does not operate, and thus, normal Va or Vb power is output.

그리고 과전류 및 출력이 쇼트가 될경우 저항(R1)을 통하여 과전류가 흐르면서 저항(R1)에는 상단한 전력손실이 발생하게 되고, 트랜지스터(Q1)가 도통되면서 Va 혹은 Vb전원이 저항(R1)을 통하여 다이리스터(SCR)의 게이트에 걸리므로 다이리스터(SCR)가 온되면 감지부(A)가 동작하게 되어 스위칭 전원의 동작을 멈추게 되고 2차측 전압인 Va, Vb전원은 출력을 차단하게 된다.And over-current and the output when a short circuit resistance (R 1) the over-current flows through the resistor (R 1) has been generated is a top power loss, as the transistor (Q 1) conduction Va or Vb power resistance (R 1 ) Since the thyristor (SCR) is gated through the sensing circuit, the sensing unit (A) is operated when the thyristor (SCR) is turned on to stop the operation of the switching power supply. Done.

그러므로서 종래의 회로는 정상적인 동작을 행할때에도 저항(R1)이 직렬로 부하와 접속되어 있기 때문에 작은 전류만 흘러도 전력 손실이 발생하게 되고, 트랜지스터(Q1)가 동작하기 바로 직전에서는 상당한 과전류가 흘러야만 출력전원을 차단시킬 수 있게 되므로서 작은 과전류 상태에서는 출력전원을 차단시킬수 없게 되며, 저항(R1)에 큰 손실이 발생하게 되는 문제점을 가지고 있다.Therefore, in the conventional circuit, even when a normal operation is performed, since the resistor R 1 is connected to the load in series, power loss occurs even though only a small current flows, and a significant overcurrent occurs immediately before the transistor Q 1 operates. Since the output power can be cut only when flowing, the output power cannot be cut in a small overcurrent state, and a large loss occurs in the resistor R 1 .

본 고안은 상기와 같은 종래의 문제점을 해소하고자 전력 손실을 최대한으로 줄이고 작은 과전류에 의해서 출력전원을 제어할 수 있게한것에 주안점을 저전력손실 전원 쇼트 보호회로에 관한 것으로서, 이를 첨부도면에 따라서 설명하면 다음과 같다.The present invention relates to a low power loss power short protection circuit that focuses on reducing the power loss to the maximum and controlling the output power by a small overcurrent in order to solve the conventional problems as described above. As follows.

제2도와 같이 전원단자(Va)에 바이어스 저항(R1,R2)을 거쳐 전원단자(Vb)와 접속되며, 상기 저항(R1,R2)사이의 단자점에 다이오드(D1)와 트랜지스터(Q1)의 베이스를 접속하여 콜렉터에는 전원단자(Vb)에서 저항(R3)을 통해 접속된 다이오드(D2)와, 분압바이어스저항(R4,R5)과, 트랜지스터(Q2)의 베이스에 접속된 제너 다이오드(D4)에 연결한다.As shown in FIG. 2, the power supply terminal Va is connected to the power supply terminal Vb via bias resistors R 1 and R 2 , and the diode D 1 is connected to the terminal points between the resistors R 1 and R 2 . The base of the transistor Q 1 is connected, and the collector is connected to the diode D 2 connected through the resistor R 3 at the power supply terminal Vb, the divided bias resistors R 4 and R 5 , and the transistor Q 2. Is connected to the zener diode (D 4 ) connected to the base of

트랜지스터(Q2)의 콜렉터에서 저항(R6)과 콘덴서(C1)를 접속시킨 지연회로(1)를 거쳐 트랜지스터(Q3)의 베이스에 접속된 저항(R3)과 제너다이오드(D3)에 연결하고, 트랜지스터(Q3)의 콜렉터에 저항(R7)을 통해 감지부(A)를 스위칭시키는 포토커플러(PC)를 연결하고 출력측에 콘덴서(C2)를 연결한다.Resistor R 3 and zener diode D 3 connected to the base of transistor Q 3 via a delay circuit 1 connecting resistor R 6 and capacitor C 1 at the collector of transistor Q 2 . ), A photocoupler (PC) for switching the sensing unit (A) through a resistor (R 7 ) to the collector of the transistor (Q 3 ) is connected to the capacitor (C 2 ) to the output side.

이와같은 구성으로 형성된 본 고안의 동작 및 작용효과를 설명하면 다음과 같다.Referring to the operation and effect of the present invention formed in such a configuration as follows.

전원단자(Va,Vb1-Vb)의 전원 Va, Vb1-Vb이 정상적으로 인가되고 있을때는 트랜지스터(Q1)의 베이스에는 바이어스저항(R1,R2)의 분압비로서 전원 -Vb의 전위로 유지하고, 트랜지스터(Q2)의 베이스는 전원 Vb가 다이오드(D2)가 역방향을 영향을 미치지 못하고, 전원 Va가 분압저항(R4,R5)의 설정에 의해 제너다이오드(D4)가 동작될 수 있는 전위로 한다.When the power supply Va, Vb 1- Vb of the power supply terminals Va, Vb 1- Vb is normally applied, the potential of the power supply -Vb is divided into the voltage division ratios of the bias resistors R 1 and R 2 at the base of the transistor Q 1 . In the base of the transistor Q 2 , the power supply Vb does not affect the reverse direction of the diode D 2 , and the power supply Va does not affect the zener diode D 4 by setting the voltage divider resistors R 4 and R 5 . Let be the potential at which to operate.

따라서 트랜지스터(Q2)가 온 되고, 트랜지스터(Q3)의 베이스에 접속된 제너다이오드(D3)는 역방향이므로서 트랜지스터(Q2)가 온 됨으로 인해 제너다이오드(D3)가 역방향이 되면서 트랜지스터(Q3)가 오프된다.Accordingly, the transistor Q 2 is turned on, and the zener diode D 3 connected to the base of the transistor Q 3 is in the reverse direction, and the transistor Q 2 is turned on, so that the zener diode D 3 is turned in the reverse direction. (Q 3 ) is turned off.

이때 포토커플러(PC)에 전류가 흐르지 않기 때문에 감지부(A)는 동작하지 않게 된다.At this time, since no current flows through the photocoupler PC, the sensing unit A does not operate.

만약 Va가 쇼트가 되었을 경우에는 트랜지스터(Q2)가 오프됨과 동시에 트랜지스터(Q2)의 콜렉터는 콘덴서(C2)의 반전 통로가 되고서 고(HIGH)전위가 되어 트랜지스터(Q3)를 온 시킨다.If Va is shorted, transistor Q 2 is turned off and the collector of transistor Q 2 becomes an inverting path of capacitor C 2 and becomes a high potential to turn transistor Q 3 on. Let's do it.

트랜지스터(Q3)가 온하는 순간 콘덴서(C2)과 저항(R7), 포토커플러(PC) 및 트랜지스터(Q3)의 방전통로가 되면서 포토커플러(PC)가 광전자를 방출하게 된다.As soon as the transistor Q 3 is turned on, the capacitor C 2 , the resistor R 7 , the photocoupler PC, and the transistor Q 3 are discharge paths, and the photocoupler PC emits photoelectrons.

이 광전자가 방출되면서 감지부(A)를 온시키면 전원회로를 제어하여 2차전원을 오프시키게 된다.When the photoelectric is emitted and the sensing unit A is turned on, the secondary power is turned off by controlling the power supply circuit.

그리고 다음으로 전원 Vb이 쇼트 되었을때 다이오드(D2)가 순방향이 되면서 트랜지스터(Q2)가 오프되고 전원 Va와 같이 포토커플러(PC)가 온 된다.Next, when the power supply Vb is shorted, the diode D 2 is forwarded, and the transistor Q 2 is turned off, and the photocoupler PC is turned on like the power supply Va.

또한 전원 -Vb가 쇼트되었을 경우는 트랜지스터(Q1)의 베이스에 전원 Va이 인가되어 트랜지스터(Q1)가 온된다.In addition, when the power supply short -Vb is applied to the power supply Va to the base of the transistor (Q 1) and the transistor (Q 1) is turned on.

즉 트랜지스터(Q1)가 온되면 트랜지스터(Q1)의 콜렉터는 "0" 전위와 마찬가지가 되기 때문에 Va, Vb쇼트때와 같이 트랜지스터(Q2)가 오프되고, 트랜지스터(Q3)가 온 되므로서 포토커플러(PC)가 온되어 광전자를 방출하면서 감지부(A)를 동작시키게 된다.That is, when the transistor Q 1 is turned on, the collector of the transistor Q 1 becomes the same as the " 0 " potential, so that the transistor Q 2 is turned off and the transistor Q 3 is turned on as in the case of Va and Vb short. The photocoupler PC is turned on to operate the sensing unit A while emitting photoelectrons.

그리고 전원온되는 순간 트랜지스터(Q3)의 과도적인 것에 의한 온을 방지하기 위하여 콘덴서(C1)를 접속하므로 트랜지스터(Q3)의 베이스 전위를 잠시 지연시킬수가 있기 때문에 초기전원 공급에 의한 과도현상을 방지할 수 있게 된다.Since the capacitor C 1 is connected to prevent the transistor Q 3 from being turned on by the instant of power on, the base potential of the transistor Q 3 can be delayed for a short time. Can be prevented.

이와같이 본 고안은 종래의 회로에서 저항 회로에 의한 열손실을 최대한 줄이므로서 전력손실이 발생하지 않게 되고, 초기 전원공급에 의한 과도현상을 방지할 수 있게된 유용한 것이다.As such, the present invention is useful in that power loss does not occur while reducing heat loss caused by the resistance circuit in the conventional circuit as much as possible, and the transient phenomenon caused by the initial power supply can be prevented.

Claims (1)

전원단자(Va) (-Vb)사이에 트랜지스(Q1)터의 바이어스저항(R1,R2)과 다이오드(D1)를 접속하고, 전원단자(Vb)에서 저항(R3)와 다이오드(D2)를 거쳐 트랜지스터(Q1)의 콜렉터와, 트랜지스터(Q2)의 베이스에 접속된 제너다이오드(D4)와 바이어스저항(R4,R5)를 연결하고, 이 트랜지스터(Q2)의 콜렉터에 지연회로(1)와 트랜지스터(Q3)의 베이스에 접속된 제너다이오드(D3)를 연결하여 트랜지스터(Q3)의 콜렉터에 감지부(A)인식용 포토커플러(PC)를 연결하여서 된 것을 특징으로 하는 저전력 손실 전원 쇼트 보호회로.A power supply terminal (Va) (-Vb) connected to the transistor (Q 1) bias resistors (R 1, R 2) and a diode (D 1) of the emitter, and between, the resistance (R 3) in the power supply terminal (Vb) Through the diode D 2 , the collector of the transistor Q 1 , the zener diode D 4 connected to the base of the transistor Q 2 , and the bias resistors R 4 , R 5 are connected. delay to the collector of the second) circuit (1) and the transistor (Q 3), a Zener diode (photo coupler (PC for D 3) sensing unit (a to the collector of the connection transistor (Q 3) a) recognition connected to the base of) Low power loss power short protection circuit, characterized in that by connecting the.
KR2019870024418U 1987-12-31 1987-12-31 Power circuit KR930001376Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870024418U KR930001376Y1 (en) 1987-12-31 1987-12-31 Power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870024418U KR930001376Y1 (en) 1987-12-31 1987-12-31 Power circuit

Publications (2)

Publication Number Publication Date
KR890014898U KR890014898U (en) 1989-08-11
KR930001376Y1 true KR930001376Y1 (en) 1993-03-27

Family

ID=19271263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870024418U KR930001376Y1 (en) 1987-12-31 1987-12-31 Power circuit

Country Status (1)

Country Link
KR (1) KR930001376Y1 (en)

Also Published As

Publication number Publication date
KR890014898U (en) 1989-08-11

Similar Documents

Publication Publication Date Title
US4429339A (en) AC Transistor switch with overcurrent protection
EP0190925B1 (en) A protection circuit for an insulated gate bipolar transistor
US4581540A (en) Current overload protected solid state relay
US5432471A (en) Insulated gate semiconductor device
US6054890A (en) Electronic switching circuit with reduction of switching transients
US3668545A (en) Apparatus for amplifier protection
EP0206505A1 (en) An overcurrent protective circuit for modulated-conductivity type MOSFET
US4695915A (en) Short circuit and overload protection circuit for output stage transistors
US4291357A (en) Short circuit protection circuit
US3917962A (en) Synchronous switching circuit
US4530023A (en) Solid state interrupt circuit
US4623950A (en) Protective device for a power element of an integrated circuit
JP2806503B2 (en) Semiconductor element short-circuit protection circuit
US5506478A (en) AC ignition system with optimized electronic circuit
KR930001376Y1 (en) Power circuit
US3256448A (en) Protection circuit of a transistor type direct current constant voltage device
KR0171711B1 (en) Overcurrent protection circuit of a power semiconductor transistor
JP3713795B2 (en) Output circuit of control device
JPH0685496B2 (en) Gate drive circuit for electrostatic induction type self-extinguishing device
JPH034126Y2 (en)
SU748630A1 (en) Device for protecting electric equipment
JP2687061B2 (en) AC load switchgear
SU1374209A1 (en) D.c. voltage stabilizer
SU1188718A1 (en) Two-step d.c.voltage stabilizer
GB906741A (en) Improvements in or relating to transistor current switches

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981216

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee