KR920019075A - Flip-flop with initial state compensation - Google Patents

Flip-flop with initial state compensation Download PDF

Info

Publication number
KR920019075A
KR920019075A KR1019910004721A KR910004721A KR920019075A KR 920019075 A KR920019075 A KR 920019075A KR 1019910004721 A KR1019910004721 A KR 1019910004721A KR 910004721 A KR910004721 A KR 910004721A KR 920019075 A KR920019075 A KR 920019075A
Authority
KR
South Korea
Prior art keywords
flop
flip
initial
initial state
transistors
Prior art date
Application number
KR1019910004721A
Other languages
Korean (ko)
Inventor
정석우
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019910004721A priority Critical patent/KR920019075A/en
Publication of KR920019075A publication Critical patent/KR920019075A/en

Links

Landscapes

  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음No content

Description

초기 상태 보상 기능을 갖는 플립플롭Flip-flop with initial state compensation

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제4도는 본 발명에 따른 초기상태 보상 기능을 갖는 플립 플롭 회로도,4 is a flip-flop circuit diagram having an initial state compensation function according to the present invention;

제5도는 제4도의 실제적인 입·출력신호 파형도.5 is an actual input / output signal waveform diagram of FIG.

Claims (3)

클럭신호를 입력으로 하여 서로다른 상태의 제1출력과 제2출력을 발생시키기 위해서 2개의 슬레이브 플립 플롭 트랜지스터와, 상기의 트랜지스터에 각각 연결된 2개의 마스터 플립 플롭 트랜지스터로 구성된 초기상태 보상기능을 갖는 플립 플롭에 있어서 : 상기의 마스터 플립 플롭 트랜지스터의 베이스에 연결되어 초기 상태시 상기 마스터 플립 플롭 트랜지스터의 베이스 전위를 서로 다르게 설정하여 상기의 제1 및 제2출력을 안정화시키기 위한 초기값 보상수단과; 소정의 제어신호를 입력받아 상기 플립플롭의 초기상태시 상기의 초기값 보상수단을 작동시키는 신호를 제공하기 위한 스위칭수단으로 구성시켜서 됨을 특징으로하는 초기상태 보상기능을 갖는 플립 플롭.A flip having an initial state compensation function consisting of two slave flip-flop transistors and two master flip-flop transistors connected to the transistors to generate a first output and a second output of different states by using a clock signal as an input. A flop comprising: initial value compensating means connected to a base of said master flip flop transistor for stabilizing said first and second outputs by setting different base potentials of said master flip flop transistor in an initial state; And a switching means for receiving a predetermined control signal and providing a signal for operating the initial value compensating means in the initial state of the flip flop. 제1항에 있어서, 상기의 초기값 보상수단은 상기의 스위칭수단에서 발생된 신호를 입력받아 초기상태시 상기 2개의 마스터 플립 플롭 트랜지스터중 어느 하나의 트랜지스터 베이스를 로우상태로 유지하기 위한 제1초기값 보상소자를 포함함을 특징으로 하는 초기상태 보상 기능을 갖는 플립 플롭.The method of claim 1, wherein the initial value compensating means receives a signal generated by the switching means and is configured to hold a first transistor base of one of the two master flip-flop transistors in a low state at an initial state. A flip-flop with initial compensation, characterized in that it comprises a value compensation element. 제1항에 있어서, 상기의 초기값 보상수단은 초기상태시 상기 2개의 마스터 플립 플롭 트랜지스터중 다른 하나의 트랜지스터 베이스를 하이상태로 유지하기 위한 제1초기값 보상소자를 또한 포함함을 특징으로하는 초기상태 보상 기능을 갖는 플립 플롭.The method of claim 1, wherein the initial value compensating means further comprises a first initial value compensating element for holding the other transistor base of the two master flip flop transistors in a high state at an initial state. Flip flop with initial compensation. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019910004721A 1991-03-25 1991-03-25 Flip-flop with initial state compensation KR920019075A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910004721A KR920019075A (en) 1991-03-25 1991-03-25 Flip-flop with initial state compensation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910004721A KR920019075A (en) 1991-03-25 1991-03-25 Flip-flop with initial state compensation

Publications (1)

Publication Number Publication Date
KR920019075A true KR920019075A (en) 1992-10-22

Family

ID=67400756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910004721A KR920019075A (en) 1991-03-25 1991-03-25 Flip-flop with initial state compensation

Country Status (1)

Country Link
KR (1) KR920019075A (en)

Similar Documents

Publication Publication Date Title
KR890009068A (en) Level conversion circuit
KR910002115A (en) An oscillator
KR910007262A (en) Flip-flop circuit
KR940010082A (en) Data Output Buffer of Semiconductor Memory Device
KR860009427A (en) 2-phase clock signal supply shift register type semiconductor memory device
KR920007329A (en) Semiconductor integrated circuit device
KR870009528A (en) Buffer circuit
KR900002552A (en) Output circuit
KR880009375A (en) Seamos address buffer
KR860004380A (en) Semiconductor memory device
KR900013715A (en) Clock signal conversion circuit
KR970060222A (en) Synchronous Semiconductor Memory Device
KR860002825A (en) Synchronous buffer circuit
KR940010532A (en) Interface circuit
KR900013719A (en) Semiconductor logic circuit
KR920019075A (en) Flip-flop with initial state compensation
KR860001643A (en) Phase change circuit
KR900001127A (en) Clamp Circuit
KR920001845A (en) Input bias circuit of charge transfer device
KR920001844A (en) Flip-Flop Circuits and Their Logic States
KR900008101B1 (en) Flip-flop using tri-state inverter
KR910021123A (en) Peak Clip Circuit
KR890009070A (en) amplifier
KR920015712A (en) Selective pulse generator circuit device
KR900016857A (en) Clear blue circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application