KR920010722B1 - Plasma display panel driving method - Google Patents

Plasma display panel driving method Download PDF

Info

Publication number
KR920010722B1
KR920010722B1 KR1019880015853A KR880015853A KR920010722B1 KR 920010722 B1 KR920010722 B1 KR 920010722B1 KR 1019880015853 A KR1019880015853 A KR 1019880015853A KR 880015853 A KR880015853 A KR 880015853A KR 920010722 B1 KR920010722 B1 KR 920010722B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
cathode
short time
discharge
Prior art date
Application number
KR1019880015853A
Other languages
Korean (ko)
Other versions
KR900008433A (en
Inventor
김정희
Original Assignee
삼성전관 주식회사
김정배
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전관 주식회사, 김정배 filed Critical 삼성전관 주식회사
Priority to KR1019880015853A priority Critical patent/KR920010722B1/en
Publication of KR900008433A publication Critical patent/KR900008433A/en
Application granted granted Critical
Publication of KR920010722B1 publication Critical patent/KR920010722B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes

Abstract

The method drives a plasma display panel without auxiliary discharge. The method comprises the steps: (A) applying cathode voltage and short time pulse on a cathode electrode to use residue electrons of cathode electrode as priming electrons; and (B) applying anode voltage on an anode before switching due to short time pulse occurs. The short time pulse suppresses auxiliary pulse and helps the priming electrons move stably so that contrast ratio is improved. A discharge delay time is reduced using the method so that multi-step intermediate gray level display is realized.

Description

플라즈마 디스플레이 판넬의 구동방법Driving Method of Plasma Display Panel

제1도는 일반적인 DC타입 플라즈마 디스플레이 판넬의 구조도.1 is a structural diagram of a typical DC plasma display panel.

제2a-c도는 제1도의 일반적인 동작시의 타이밍도.2A-C are timing diagrams in the general operation of FIG.

제3도는 종래의 트리거 타입 플라즈마 디스플레이 판넬의 구조도.3 is a structural diagram of a conventional trigger type plasma display panel.

제4a-c도는 제3도의 동작시 타이밍도.4A-C are timing diagrams in FIG.

제5도는 본 발명에 따른 숏타임펄스를 애노드 데이타에 합성하는 회로도.5 is a circuit diagram for synthesizing a short time pulse according to the present invention to anode data.

제6a-d도는 본 발명에 따른 타이밍도.6a-d are timing diagrams according to the present invention.

제7도는 플라즈마 디스플레이 판넬의 전류-전압 특성곡선.7 is a current-voltage characteristic curve of a plasma display panel.

본 발명은 플라즈마 디스플레이 판넬의 구동방식에 관한 것으로, 특히 일반적인 플라즈마 디스플레이 판넬을 이용하여 보조방전없이 안정하게 구동하고 선명한 화상을 얻기 위한 플라즈마 디스플레이 판넬의 구동방식에 관한 것이다. 문자 또는 도형을 표시하기 위해 플라즈마 디스플레이 판넬(Plasma Display Panel : 이하 PDP)이 사용된다. 상기 PDP에 화상을 표시하기 위해서는 중간계조표시가 가능해야하고, 이러한 중간계조표시를 하는 방법으로 일정한 시간내에 각 화소들의 점등횟수를 조절하거나 펄스의 폭을 조절하여 점등시간을 조절하는 방법이 사용된다. 따라서 여러단계의 중간계조를 위해서는 상기 PDP는 고속으로 구동되어야 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method of a plasma display panel, and more particularly to a driving method of a plasma display panel for driving stably without a secondary discharge and obtaining a clear image by using a general plasma display panel. Plasma Display Panel (PDP) is used to display characters or figures. In order to display an image on the PDP, halftone display should be possible. As a halftone display method, a lighting time is controlled by adjusting the number of lighting of each pixel within a predetermined time or by controlling the width of a pulse. . Therefore, the PDP needs to be driven at high speed for several levels of halftones.

제1도는 일반적인 DC-PDP의 구조이다. 제1도의 DC-PDP는 배면유리판(10)과 전면유리판(11) 그리고 상기 배면유리판(10)의 내부표면에서 서로 평행하게 형성된 캐소드 전극(12)들과, 상기 배면유리판(10)의 내부 표면에서 상기 캐소드전극(12)들과 직교하여 서로 평행하게 형성된 절연층으로된 인접셀간의 방전간섭을 방지하는 격벽(13)들과, 상기 격벽들에 의해 지지되고 상기 격벽(13)들 사이에 있으며 상기 전면유리판(11)의 내부표면에서 상기 격벽(13)들과 평행한 애노드전극(14)들로 구성되어 있고, 상기 양유리판 사이에는 방전개스가 충진되어 밀봉되어 있었다.1 is a structure of a general DC-PDP. The DC-PDP of FIG. 1 includes a cathode glass 12 formed in parallel with each other on the rear glass plate 10, the front glass plate 11, and the inner surface of the rear glass plate 10, and the inner surface of the rear glass plate 10. Barrier ribs 13 for preventing discharge interference between adjacent cells formed of an insulating layer orthogonal to the cathode electrodes 12 in parallel with each other, and are supported by the barrier ribs and between the barrier ribs 13. The inner surface of the front glass plate 11 is composed of anode electrodes 14 parallel to the partitions 13, and the discharge gas is filled and sealed between the two glass plates.

제2a-c도는 상기 제1도의 DC-PDP를 구동하는 각 전극의 동작을 위해 인가되는 전압파형도이다. 따라서 상기 캐소드전극(12)들중 어느 하나에 제2a도의 전압을 인가하고 애노드전극(14)들중 어느 하나에 제2b도의 전압을 인가하면 상기 캐소드전극(12)과 애노드전극(14)사이의 교차공간에서 방전이 발생한다. 그러나 이와같은 구조의 DC-PDP에 있어서 제2c도와 같이 t1시간(6-8μs)동안 보조방전이 일어난후 주방전이 일어난다. 이때 보조방전은 주방전에 비하여 밝기가 약하지만 주방전의 밝기를 감소시키는 원인이 되어 휘도율(Contrast ratio)를 낮추는 결정적인 결함이 되었다. 상기와 같은 문제점을 해결한 것이 제3도에 도시한 바와같이 트리거전극을 이용한 PDP는 미합중국 특허번호 제4,562,434호에 개시된바 있다.2A to 2C are voltage waveform diagrams applied for the operation of each electrode for driving the DC-PDP of FIG. Therefore, when the voltage of FIG. 2a is applied to any one of the cathode electrodes 12 and the voltage of FIG. 2b is applied to any one of the anode electrodes 14, the cathode electrode 12 and the anode electrode 14 Discharge occurs in the cross space. However, in the DC-PDP having such a structure, as shown in FIG. 2C, a discharging occurs after the auxiliary discharge occurs for t1 hour (6-8 μs). At this time, the secondary discharge has a lower brightness than the kitchen, but it causes a decrease in the brightness of the kitchen, which is a critical defect in lowering the contrast ratio. As illustrated in FIG. 3, the PDP using the trigger electrode has been disclosed in US Pat. No. 4,562,434.

제3도와 같은 종래 트리거 타입의 PDP는 배면유리판(20)과 전면유리판(21)과, 상기 배면유리판(20)상부에 형성된 트리거전극(25)과, 상기 트리거전극(25)상부에 형성된 유전체층(26)과, 상기 유전체층(26)상부에 X방향으로 평행하게 배치형성된 캐소드전극(22)과, 상기 캐소드전극(22)상에 수직하며 서로 평행하게 배치형성된 절연체층으로 이루어진 격벽(23)과, 상기 전면유리판(21)의 내부표면에 상기 격벽(23)과 평행하게 형성되고 상기 배면 유리판(20)과 전면유리판(21)사이에 방전개스를 충진하고 밀봉할때 상기 캐소드전극(22)과 교차하며 상기 격벽(23)들 사이에 Y방향으로 배치되는 애노드전극(24)들로 구성되어 있다.The conventional trigger type PDP as shown in FIG. 3 includes a back glass plate 20 and a front glass plate 21, a trigger electrode 25 formed on the back glass plate 20, and a dielectric layer formed on the trigger electrode 25. 26, a partition 23 formed of a cathode electrode 22 disposed on the dielectric layer 26 in parallel in the X direction, an insulator layer formed on the cathode electrode 22 and arranged in parallel to each other; The inner surface of the front glass plate 21 is formed in parallel with the partition wall 23 and intersects with the cathode electrode 22 when filling and sealing a discharge gas between the rear glass plate 20 and the front glass plate 21. And the anode electrodes 24 disposed in the Y direction between the partitions 23.

제4a-c도를 참조하여 설명하면 트리거전극(25)에 상기 제4b도와 같은 트리거전압을 인가하고 동시에 소정의 캐소드전극(22)에 제4a도와 같은 캐소드전압을 스위칭시켰다. 그때 트리거전극(25)과 캐소드전극(22)사이의 전압차에 의해 상기 트리거전극(25)과 캐소드전극(22)사이에 보조방전이 일어났다. 그러나 상기 보조방전은 상기 트리거전극(25)과 캐소드전극(22)사이의 유전체층(26)이 캐패시터로 작용하기 때문에 상기 유전체층 상부에 벽전하가 모여 안정된 상태로 되며, 상기 보조방전은 급히 중단되어 눈에 띄지 않을 정도로 매우작다. 상기 방전에 의한 벽전하가 생성된 시간(t3)에 소정의 애노드전극(24)에 제2c도와 같은 애노드 전압을 스위칭시키면 상기 캐소드전극(22)과 애노드전극(24)사이의 전압차가 발생되며 상기 보조방전에 의해 생성된 벽전하의 도움으로 프라이밍(Priming)효과에 의해 주방전이 발생되었다. 상기와 같은 주방전이 발생되면 트리거전극(25)에 인가되는 전압은 ＂오프＂가 되었다.(시간 t4) 상술한 주방전이 발생한 후 t5후에 애노드전극(24)과 캐소드전극에 인가되는 전압을 인가전상태로 스위칭을 시키면 상기 주방전은 정지하게 된다.Referring to FIGS. 4A-C, the trigger voltage of FIG. 4B is applied to the trigger electrode 25, and the cathode voltage of FIG. 4A is switched to the predetermined cathode electrode 22. At this time, an auxiliary discharge occurred between the trigger electrode 25 and the cathode electrode 22 due to the voltage difference between the trigger electrode 25 and the cathode electrode 22. However, in the auxiliary discharge, since the dielectric layer 26 between the trigger electrode 25 and the cathode electrode 22 acts as a capacitor, wall charges are gathered on the dielectric layer and stabilized. It's so small that it doesn't stand out. When the anode voltage of FIG. 2c is switched on the predetermined anode electrode 24 at the time t3 when the wall charges are generated by the discharge, a voltage difference between the cathode electrode 22 and the anode electrode 24 is generated. Discharge caused by the priming effect with the help of the wall charge generated by the secondary discharge. When the above discharge occurs, the voltage applied to the trigger electrode 25 is turned off. (Time t4) After the above discharge occurs, the voltage applied to the anode electrode 24 and the cathode electrode is applied before t5 after the above discharge occurs. When switching to the state the kitchen is stopped.

상술한 바와같이 트리거 타입의 PDP는 트리거전극을 사용하여 방전지연시간을 단축시키고 방전 개시전압을 낮출수 있으나 트리거전극과 유전체층을 형성하여야 하고 트리거 펄스를 만드는 회로가 필요하므로 제작비용이 높아지는 문제점이 있었다.As described above, the trigger type PDP can shorten the discharge delay time and lower the discharge start voltage by using the trigger electrode, but there is a problem in that the manufacturing cost increases due to the formation of the trigger electrode and the dielectric layer and the need for a circuit for generating the trigger pulse. .

따라서 본 발명의 목적은 제1도의 일반적인 DC-PDP를 이용하여 방전지연시간을 줄이고 휘도율을 크게 향상시킬 수 있는 PDP의 구동방법을 제공함에 있다.Accordingly, an object of the present invention is to provide a method of driving a PDP that can reduce the discharge delay time and greatly improve the luminance ratio by using the general DC-PDP of FIG.

상기와 같은 목적을 달성하기 위하여 본 발명은 배면유리판(10)과 전면유리판(11)과, 상기 배면유리판(10)의 내부표면에 서로 평행하게 배치된 캐소드전극(12)들과, 상기 캐소드전극(12)들의 상부에 직교하게 배치된 격벽(13)들 사이에 있으며 상기 전면유리판(11)의 내부표면에서 상기 격벽(13)들과 평행하게 배치된 애노드전극(14)들을 구비한 플라즈마 디스플레이 판넬의 구동방법에 있어서, 소정 캐소드전극(12)의 전단에 잔류하는 입자를 소정 캐소드전극(12)에서 프라이밍 입자로 이용하기 위하여 상기 소정 캐소드전극(12)에 캐소드전압을 인가함과 동시에 쇼프타임 펄스를 인가하는 제1단계와, 상기 1단계에서 인가된 쇼트타임 펄스가 스위칭되기전에 애노드전극(14)에 애노드전압을 인가하여 방전을 하는 제2단계로 구성되어짐을 특징으로 한다. 제5도는 본 발명을 수행하기 위한 쇼트타임 펄스(Short time Pulse)를 생성하는 회로도의 일실시예로서 다이오드(31)와, 가변저항기(32)와 캐패시터(33)로 이루어진 적분기와, 반전게이트(34)(35)로 구성된다.In order to achieve the above object, the present invention provides a rear glass plate 10 and a front glass plate 11, cathode electrodes 12 disposed parallel to each other on the inner surface of the rear glass plate 10, and the cathode electrode. Plasma display panel with anode electrodes 14 disposed between the partition walls 13 orthogonally disposed on the upper portions of the panels 12 and arranged parallel to the partition walls 13 on the inner surface of the windshield 11. In the driving method of the method, in order to use the particles remaining at the front end of the predetermined cathode electrode 12 as the priming particles at the predetermined cathode electrode 12, a cathode voltage is applied to the predetermined cathode electrode 12 and at the same time a short time pulse. And a second step of applying an anode voltage to the anode electrode 14 before the short time pulse applied in the first step is switched. 5 is an embodiment of a circuit diagram for generating a short time pulse for carrying out the present invention, an integrator comprising a diode 31, a variable resistor 32 and a capacitor 33, and an inverting gate ( 34) and 35.

제6a-d도는 본 발명에 따른 파형도이다.6a-d are waveform diagrams according to the present invention.

상기 제5도에서 입력단(30)에 제6a도와 같이 펄스폭이 t6인 캐소드 트리거전압(VT)가 입력되면 출력단(36)에서 제6b도와 같이 펄스폭이 t7인 쇼트타임펄스가 출력된다. 제1도의 DC-PDP의 소정의 캐소드전극(12)에 제6c도와 같은 캐소드전압을 인가할때 앞단 캐소드전극(12)입자를 프라이밍 입자로 이용하기 위하여 제6b도와 같은 쇼트타임펄스를 인가한다. 상기의 캐소드전극(12)에 인가된 쇼트타임펄스는 10ns-5μs정도의 펄스인데, 애노드전극(14)에 제6d도와 같은 애노드전압을 인가하면 동시에 주방전이 일어난다.In FIG. 5, when the cathode trigger voltage VT having a pulse width of t6 is input to the input terminal 30 as shown in FIG. 6a, a short time pulse having a pulse width of t7 as shown in FIG. 6b is output from the output terminal 36. When a cathode voltage as shown in FIG. 6C is applied to a predetermined cathode electrode 12 of the DC-PDP of FIG. 1, a short time pulse as shown in FIG. 6B is applied in order to use the leading cathode electrode particles as priming particles. The short time pulse applied to the cathode electrode 12 is a pulse of about 10 ns-5 μs, and when the anode voltage as shown in FIG. 6d is applied to the anode electrode 14, discharging occurs at the same time.

즉 소정 캐소드전극(12)에 쇼트타임펄스를 인가하여 앞단캐소드전극(12)에 잔류하는 입자를 이동시킨다. 이때 소정의 애노드전극(14)에 애노드전압을 인가함으로서 소정의 캐소드전극(12)과 애노드전극(14)사이에 방전을 일으키게 한다. 그러나 상기 쇼트타임펄스가 인가될때에는 상기 애노드전극(14)과 캐소드전극(12)사이에서 방전이 일어나지 않는다. 아래 표 1은 640×400도트 PDP의 경우에 대하여 쇼트타임펄스를 인가한 경우의 예이다. 펄스폭이 4μsec까지는 보조방전이 발생하나 4μ이하에서는 보조방전이 일어나지 않고 콘트라스트비 20이상이 된다. 단 구동 전압이 172V에서 185V로 상승해야 640×400전 화소가 안정적으로 켜지나 대부분의 DC-PDP가 200V이상에서 구동하므로 문제시 되지 않는다.That is, a short time pulse is applied to the predetermined cathode electrode 12 to move the particles remaining in the front cathode electrode 12. At this time, an anode voltage is applied to the predetermined anode electrode 14 to cause a discharge between the predetermined cathode electrode 12 and the anode electrode 14. However, no discharge occurs between the anode electrode 14 and the cathode electrode 12 when the short time pulse is applied. Table 1 below is an example of applying a short time pulse to a 640 × 400-dot PDP. Secondary discharges occur until the pulse width is 4 µsec, but secondary discharge does not occur below 4 µm, and the contrast ratio is 20 or more. However, when the driving voltage rises from 172V to 185V, all the 640 × 400 pixels turn on stably, but most DC-PDPs drive above 200V, so this is not a problem.

Figure kpo00001
Figure kpo00001

제7도는 PDP의 전류전압 특성곡선으로서 영역 a는 전압인가시 외부에서 자연적으로 존재하는 프라이밍 입자가 모여 전압이 증가하면서 매우적은 전류가 서서히 증가하고, 영역 b는 캐리어가 급격히 되며 음의 저항특성을 갖고, 영역 c는 방전상태를 나타낸다. 또한 d점은 타운센드방역을 나타낸다. 상기 쇼트타임펄스가 인가될때 애노드(14)과 캐소드 전극(12)사이에서 방전이 일어나지 않는 이유를 설명한다. 상기 쇼트타임펄스 인가시 애노드전극(14)과 캐소드전극(12)사이에 방전 개시전압(Vf)보다 높은 전압펄스를 가하지만 방전하기 위한 충분한 시간을 주지않으므로 전류가 타운센드(townsend)영역에 도달하지 못한다. 그러나 소정의 앞단 캐소드전극(12)에 잔류하는 프라이밍입자를 전송시켜 방전을 안정하게하고, 방전개시전압을 낮추거나 보조방전이 일어나지 않으므로 콘트라스트비를 증가시킨다.7 is a current voltage characteristic curve of the PDP. In the region a, when the voltage is applied, priming particles naturally existing outside gather and the voltage increases, and a very small current gradually increases, and in the region b, the carrier suddenly increases and negative resistance characteristics are observed. Area c indicates a discharge state. Also, point d represents townsend protection. The reason why the discharge does not occur between the anode 14 and the cathode electrode 12 when the short time pulse is applied will be described. When the short time pulse is applied, a voltage pulse higher than the discharge start voltage Vf is applied between the anode electrode 14 and the cathode electrode 12 but the current does not reach the townsend region because it does not give enough time for discharge. can not do it. However, the priming particles remaining in the predetermined front cathode electrode 12 are transferred to stabilize the discharge, and the contrast start rate is increased because the discharge start voltage is not lowered or the auxiliary discharge does not occur.

따라서 상술한 바와같이 방전이 일어나기 전에 각 캐소드에 쇼트타임펄스를 인가함으로써 보조방전이 발생되지 않고 프라이밍 입자를 안정적으로 이동시키므로 콘트라스트비를 크게향상시킬 수 있고, 또한 트리거전극과 유전체층이 없이도 방전지연시간을 줄여 고속구동이 가능하므로써 다단계 중간조 계조표시가 가능하게 되는 잇점이 있다.Therefore, as described above, by applying a short time pulse to each cathode before discharge occurs, the auxiliary discharge does not occur and the priming particles are stably moved, so that the contrast ratio can be greatly improved, and the discharge delay time without the trigger electrode and the dielectric layer. It is possible to realize high speed driving by reducing the number of gray scales.

Claims (2)

배면유리판(1)과 전면유리판(2)과, 상기 배면유리판(1)의 내부표면에 서로 평행하게 배치된 캐소드전극(4)들과, 상기 캐소드전극(4)들의 상부에 직교하게 배치된 격벽(5)들 사이에 있으며 상기 전면유리판(2)의 내부표면에서 상기 격벽(5)들과 평행하게 배치된 애노드전극(3)들을 구비한 플라즈마 디스플레이 판넬의 구동방법에 있어서, 소정 캐소드전극(4)의 전단에 잔류하는 입자를 소정 캐소드전극(4)에서 프라이밍 입자로 이용하기 위하여 상기 소정 캐소드전극(4)에 캐소드전압을 인가함과 동시에 애노드전극(14)과 캐소드(12)사이의 방전개시 전압보다 높은 쇼트타임펄스를 인가하는 제1단계와, 상기 1단계에서 인가된 쇼트타임펄스가 스위칭되기전에 애노드전극(3)에 애노드전압을 인가하여 방전을 하는 제2단계로 구성됨을 특징으로 하는 플라즈마 디스플레이 판넬의 구동방법.The rear glass plate 1 and the front glass plate 2, the cathode electrodes 4 arranged in parallel with each other on the inner surface of the rear glass plate 1, and the partition wall disposed orthogonally on the upper portions of the cathode electrodes 4; A method of driving a plasma display panel having anode electrodes (3) between the (5) and arranged in parallel with the partitions (5) on the inner surface of the windshield (2), the predetermined cathode electrode (4) In order to use the particles remaining at the front end of the electrode as priming particles at the predetermined cathode electrode 4, a cathode voltage is applied to the predetermined cathode electrode 4 and discharge of the anode 14 and the cathode 12 is initiated. A first step of applying a short time pulse higher than a voltage, and a second step of applying an anode voltage to the anode electrode 3 before discharging the short time pulse applied in the first step to discharge; Plasma display Method of driving a ray panel. 제1항에 있어서, 제1단계에서 인가되는 쇼트타임펄스가 10nsec-5μsec임을 특징으로 하는 플라즈마 디스플레이 판넬의 구동방법.The method of driving a plasma display panel according to claim 1, wherein the short time pulse applied in the first step is 10 nsec-5 μsec.
KR1019880015853A 1988-11-30 1988-11-30 Plasma display panel driving method KR920010722B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880015853A KR920010722B1 (en) 1988-11-30 1988-11-30 Plasma display panel driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880015853A KR920010722B1 (en) 1988-11-30 1988-11-30 Plasma display panel driving method

Publications (2)

Publication Number Publication Date
KR900008433A KR900008433A (en) 1990-06-03
KR920010722B1 true KR920010722B1 (en) 1992-12-14

Family

ID=19279728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015853A KR920010722B1 (en) 1988-11-30 1988-11-30 Plasma display panel driving method

Country Status (1)

Country Link
KR (1) KR920010722B1 (en)

Also Published As

Publication number Publication date
KR900008433A (en) 1990-06-03

Similar Documents

Publication Publication Date Title
US6184848B1 (en) Positive column AC plasma display
US8094092B2 (en) Plasma display apparatus and a method of driving the plasma display apparatus
US7535437B2 (en) Structure and driving method of plasma display panel
KR100292190B1 (en) Method of driving discharge tube for display
US6215463B1 (en) Driving system for a display panel
KR100871523B1 (en) AC-Type Plasma Display Apparatus
US20070024530A1 (en) Plasma display apparatus and driving method of the same
KR20030041167A (en) Plasma display panel device and its drive method
US20030048241A1 (en) Method of driving capillary discharge plasma display panel for improving power efficiency
JP3156258B2 (en) Driving method of gas discharge display element
KR920010722B1 (en) Plasma display panel driving method
US20040252082A1 (en) Method for driving a plasma display by matrix triggering of the sustain discharges
JP2926871B2 (en) Plasma display panel and driving method thereof
KR100720885B1 (en) Plasma display device
JP2876688B2 (en) Driving method of plasma display panel
JP2670411B2 (en) Driving method of plasma display panel
Yamamoto et al. 25.4: An Address‐Voltage‐Modulation Drive for High‐Luminous‐Efficiency ac‐PDPs
US20050104808A1 (en) Plasma display panel and method of driving the same
KR940008711B1 (en) Driving method for plasma display panel
KR100514255B1 (en) Method Of Driving Plasma Display Panel Using High Frequency
KR100312506B1 (en) Adjusting Method for Brightness and Contrast of Plasma Display Panel Driving with Radio Frequency Signal
JP2000206934A (en) Narrow step pulse sustain drive method for ac type pdp
KR100397433B1 (en) Plasma Display Panel Drived with Radio Frequency Signal
Ishii et al. Data‐pulse‐voltage reduction of AC‐PDPs by using metastable‐particle priming
KR100474881B1 (en) Color plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071127

Year of fee payment: 16

EXPY Expiration of term