KR920008993Y1 - Dc motor feedback control circuit - Google Patents
Dc motor feedback control circuit Download PDFInfo
- Publication number
- KR920008993Y1 KR920008993Y1 KR2019890020034U KR890020034U KR920008993Y1 KR 920008993 Y1 KR920008993 Y1 KR 920008993Y1 KR 2019890020034 U KR2019890020034 U KR 2019890020034U KR 890020034 U KR890020034 U KR 890020034U KR 920008993 Y1 KR920008993 Y1 KR 920008993Y1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- amplifier
- signal
- motor
- gate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P2205/00—Indexing scheme relating to controlling arrangements characterised by the control loops
- H02P2205/07—Speed loop, i.e. comparison of the motor speed with a speed reference
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S388/00—Electricity: motor control systems
- Y10S388/90—Specific system operational feature
- Y10S388/903—Protective, e.g. voltage or current limit
Abstract
내용 없음.No content.
Description
제1도는 종래의 회로도.1 is a conventional circuit diagram.
제2도는 본 고안의 개략회로도.2 is a schematic circuit diagram of the present invention.
제3도는 본 고안의 상세회로도.3 is a detailed circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
15 : CD모터 16 : TG15: CD motor 16: TG
17,19 : 전압분배기 20 : 피이드백 신호선택 회로부17,19: Voltage divider 20: Feedback signal selection circuit
21 : 선택스위치 22 : 메모리21: selector switch 22: memory
23 : 제1증폭기 24,25 : 릴레이23: first amplifier 24,25: relay
24',25',29 : 앤드게이트 26 : 제2증폭기24 ', 25', 29: ANDGATE 26: Second Amplifier
27 : 비교기 28 : 다이오드27: comparator 28: diode
30 : 램프 31 : 부져30 lamp 31 buzzer
본 고안은 DC 모터자동 제어시스템에 관한 것으로, 특히 고정밀도의 속도 제어가 요구되는 모터제어시스템에 적합한 DC 모터피이드백 제어회로에 관한 것이다.The present invention relates to an automatic DC motor control system, and more particularly, to a DC motor feedback control circuit suitable for a motor control system requiring high-precision speed control.
제1도는 일반화된 DC모터제어루프의 개략도로써, PLC(Programmable Logic Control)(도시생략)에서 출력되는 설정치는 속도제어기(10), 전류 제어기(11), 전압제어기(12)를 거쳐 싸이리스터(13)의 게이트에 입력되므로, 상기 싸이리스터(13)는 해당 게이트입력신호에 따른 유통각을 가지고 AC입력 전압을 정류하여 DC모터(15)를 구동하게 된다. 이때 DC모터(15)의 축에 설치되어 모터회전속도에 비례하는 -전압을 발생하는 TG(Tacho Generator)(16)의 검출전압은 전압분배장치(17)를 통하여 저압으로 변환된 후 가변저항(18)을 통하여 상기 속도제어기(10)에 속도제어기 출력조절용 피이드백전압 신호로 제공된다.FIG. 1 is a schematic diagram of a generalized DC motor control loop. The set value output from a programmable logic control (PLC) (not shown) is passed through a speed controller 10, a current controller 11, and a voltage controller 12. 13, the thyristor 13 drives the DC motor 15 by rectifying the AC input voltage with a flow angle corresponding to the gate input signal. At this time, the detection voltage of the TG (Tacho Generator) 16, which is installed on the shaft of the DC motor 15 and generates -voltage in proportion to the motor rotation speed, is converted to low voltage through the voltage distribution device 17, and then a variable resistor ( 18) is provided to the speed controller 10 as a feedback voltage signal for regulating the speed controller output.
또한, 전류검출기(14)에서 검출된 모터전류실제치는 전류제어기(11)의 출력 조절용 피이드백 전류신호로 제공된다.In addition, the motor current actual value detected by the current detector 14 is provided as a feedback current signal for output adjustment of the current controller 11.
또, 상기 전압제어기(12)에는 DC전압이 기준전압으로 제공된다.In addition, the voltage controller 12 is provided with a DC voltage as a reference voltage.
한편, 상기 전압제어기(12)의 출력을 상기 싸이리스터(13)에 대하여 역방향으로 연결된 싸이리스터(13')의 게이트로 인가되게 연결하면 상기 DC모터는 역방향회전으로 된다.On the other hand, when the output of the voltage controller 12 is connected to the gate of the thyristor 13 'connected in the reverse direction to the thyristor 13, the DC motor is in reverse rotation.
그러나, 상기와 같은 기존의 DC모터제어회로에서, TG(16)에 이상이 발생됨에 따라 속도제어기(10)에 피이드백 신호를 제공할 수 없게되면, 속도제어기(10)에서는 표준편차를 비교할 수가 없어 DC모터(15)의 아마츄어 전압은 급격히 상승하게 된다.However, in the conventional DC motor control circuit as described above, if the feedback signal cannot be provided to the speed controller 10 due to an abnormality in the TG 16, the speed controller 10 cannot compare the standard deviation. Without this, the amateur voltage of the DC motor 15 rises rapidly.
이는 결국 과전압, 과속, 과부하를 초래하여 제어반 헌팅(Hunting)을 일으키게 되므로 설비의 다운을 가져오게 된다.This results in overvoltage, overspeed, and overload, which causes control panel hunting, resulting in downtime of the installation.
특히 연속주조설비와 같이 주편을 인발하는 설비인 경우에는 인발장치가 DC제어설비인데 이러한 TG에 대한 문제점이 유발하면 설비가 다운되므로 주편을 인발하지 못함은 물론 주편이 정체되어 변형되므로 복구시간이 상당히 소요되게 된다.In particular, in the case of equipment that draws cast steel, such as continuous casting equipment, the drawing device is a DC control equipment.If the problem about TG causes the equipment to go down, the equipment cannot be pulled out. Will be taken.
또, TG의 헌팅에 따라 제어반에서 및 모터에서도 헌팅이 일어나게 되는데, 이러한 헌팅이 발생하게 되면 헌팅요인을 체크하여 찾는데에도 상당한 시간이 소요되고 있는 실정이다.In addition, hunting occurs in the control panel and the motor according to the hunting of the TG, when such hunting occurs, it takes a considerable time to check and find the hunting factor.
여기서에서 TG에 관계된 문제점 요인을 나열하면, 첫째로, TG브러쉬의 마모 및 접촉불량으로 인한 헌팅과, 둘째로 DC모터축과의 결합불량으로 인한 문제와, 세째로 조업중 발생한 주변의 고열로 인한 TG케이블의 소손이나 접지발생문제와, 네째로 TG베어링 및 영구자석의 약화로 인한 문제와, 다섯째로, 제어반 불량으로 인한 문제를 들 수 있다.Here, the problem factors related to TG are listed. Firstly, hunting caused by wear and poor contact of TG brush, secondly, problem due to poor coupling with DC motor shaft, and third, due to high temperature around during operation. TG cable burnout or grounding problem; fourth, TG bearing and permanent magnet weakness; and fifth, control panel failure.
이러한 문제점들은 간헐적으로 나타나므로 생산라인에서의 생산량 감소 및 설비다운 상황을 유발한다.These problems are intermittent, leading to reduced production and downtime in the production line.
본 고안은 이와같은 문제점을 해결하기 위한 것으로 모터제어용 피이드백 신호를 TG 뿐만아니라 모터아마츄어코일에서도 인출하여 어느 한쪽의 피이드백 제어신호라인에서 문제가 발생되더라도 나머지 다른 피이드백 제어신호로써 DC모터를 정상적으로 제어할 수 있는 DC모터피이드백 제어회로를 제공하는 것을 목적으로 한다.The present invention is to solve this problem, and the motor control feedback signal is not only drawn out of the TG but also from the motor amateur coil, so that even if a problem occurs in one of the feedback control signal lines, the DC motor is normally operated as the other feedback control signal. An object of the present invention is to provide a DC motor feedback control circuit that can be controlled.
이하, 첨부한 도면을 참고로 하여 본 고안의 실시예를 설명하면 다음과 같다. 제2도에서 도시하고 있는 바와 같이, PLC에서 출력되는 설정치(-10V∼+10V)는 속도제어기(10)와 전류제어기(11)와 전압제어기(12)를 통하여 DC모터(15)에 DC를 공급하는 싸이리스터(13)의 게이트로 인가되게 연결하고, 전류 검출기(14)에서 검출된 전류제어기(11)로 피이드백되게 연결하고 전압제어기(12)에는 기준 DC전압이 인가되게 연결한다.Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. As shown in FIG. 2, the set value (-10V to + 10V) output from the PLC supplies DC to the DC motor 15 through the speed controller 10, the current controller 11, and the voltage controller 12. It is connected to be applied to the gate of the supply thyristor 13, the feedback is connected to the current controller 11 detected by the current detector 14, and the voltage controller 12 is connected so that a reference DC voltage is applied.
한편, DC모터(15)에 설치되는 TG(16)의 -실제치전압(0∼-10V)은 전압분재장치(17)와 가변저항(18)을 통하여 피이드백신호 선택회로부(20)로 입력되게 연결하고, 또한 DC모터(15)의 아마츄어코일양단에 설치된 전압분배기(19)의 +실제치전압(0∼+10V)도 인가되게 연결하고, 상기 피이드백신호 선택회로부(20)의 출력은 속도제어기(10)에 피이드백신호로 제공되게 연결하여 구성한다.On the other hand,-the actual value voltage (0 ~-10V) of the TG (16) installed in the DC motor 15 is connected to the feedback signal selection circuit unit 20 through the voltage distribution device 17 and the variable resistor (18). In addition, the + actual value voltage (0 to + 10V) of the voltage divider 19 provided at both ends of the amateur coil of the DC motor 15 is also applied, and the output of the feedback signal selection circuit unit 20 is a speed controller 10. ) To be provided as a feedback signal.
제3도는 상기 피이드백신호 선택회로부(20)의 상세회로구성도이다. 여기에서, 전압분배기(19)의 +전압검출신호(6)는 제1증폭기(23)의 저항(R1)에 입력되고 상기 제1증폭기(23)의 출력은 릴레이(24)의 접점을 통하여 제2증폭기(26)의 저항(R2)에 인가된다.3 is a detailed circuit diagram of the feedback signal selection circuit unit 20. As shown in FIG. Here, the + voltage detection signal 6 of the voltage divider 19 is input to the resistor R 1 of the first amplifier 23 and the output of the first amplifier 23 is connected via a contact of the relay 24. It is applied to the resistor R 2 of the second amplifier 26.
그리고 TG(16)의 -전압검출신호(a)는 릴레이(25)의 접점을 통하여 제2증폭기(26)의 저항(R4)에 인가된다.The -voltage detection signal a of the TG 16 is applied to the resistor R 4 of the second amplifier 26 through the contact of the relay 25.
상기 제2증폭기(26)의 출력은 제2도의 속도제어기(10)에 제어피이드백신호로서 제공된다.The output of the second amplifier 26 is provided as a control feedback signal to the speed controller 10 of FIG.
한편, 제1증폭기(23)는 OP앰프(OP1)와, 상기 OP앰프(OP1)의 반전입력단자에 연결되는 저항(R1)과, 일측이 접지되고 타측이 OP앰프(OP1)의 비반전입력단자에 연결되는 저항(R3)과, OP앰프(OP1)의 출력단자와 상기 반전 입력단자 사이에 연결되는 저항(R2)으로 구성되고, 제2증폭기(26)는 OP앰프(OP2)와, 상기 OP앰프(OP2)의 비반전입력단자에 병렬로 연결되는 저항(R4, R5)과, 일측이 접지되고 타측이 OP앰프(OP2)의 반전입력단자에 연결되는 저항(R7)과, OP앰프(OP2)의 출력단자와 상기 비반전입력단자사이에 연결되는 저항(R6)으로 구성된다.Meanwhile, the first amplifier 23 includes an OP amplifier OP 1 , a resistor R 1 connected to an inverting input terminal of the OP amplifier OP 1 , one side of which is grounded, and the other side of the OP amplifier OP 1 . The resistor R 3 is connected to the non-inverting input terminal of and the resistor R 2 is connected between the output terminal of the OP amplifier OP 1 and the inverting input terminal. The second amplifier 26 is OP. amplifier (OP 2) and the inverting input terminal of the OP amplifier (OP 2) resistors (R 4, R 5) and, one side is grounded and the other side the OP amplifier (OP 2) connected in parallel to the non-inverting input terminal of the resistance (R 7) and coupled to, the output terminal is composed of a resistor (R 6) connected between the non-inverting input terminal of the OP amplifier (OP 2).
상기 릴레이(24, 25)는 일예로 UT704 IC를 이용할 수 있으며, 각각 앤드게이트(24', 25')를 포함하는 전자릴레이이다.For example, the relays 24 and 25 may use UT704 ICs, and are electronic relays including end gates 24 'and 25', respectively.
상기 제1, 2증폭기(23, 26)는 각각 인버팅증폭회로와 넌인버팅증폭회로로 구성된다.The first and second amplifiers 23 and 26 are composed of an inverting amplifier circuit and a non-inverting amplifier circuit, respectively.
그리고, -전압검출신호(a)와, +전압검출신호(b)및 전류실제치신호는 비교기(27)의 저항(R12)와 저항(R10) 및 저항(R8)에 각각 입력된다.The -voltage detection signal a, the + voltage detection signal b, and the current actual value signal are input to the resistor R 12 , the resistor R 10 , and the resistor R 8 of the comparator 27, respectively.
한편, 비교기(27)는 OP앰프(OP3)와, 상기 OP앰프(OP3)의 반전입력단자에 공통연결되는 저항(R9, R11, R13, R15)과, 상기 저항(R9, R11, R13)에 각각 직렬 연결되는 저항(R8, R10, R12)과 일측이 접지되며 타측이 저항(R8, R9), 저항(R10, R11), 저항(R12, R13)사이의 접점에 각각 연결되는 커패시터(C1, C2, C3)와, 전압(Vcc)이 인가되며 저항(R15)와 연결되는 저항(R14)와, 일측이 접지되며 타측이 OP앰프(OP3)의 비반전입력단자에 연결되는 저항(R17)과, OP앰프(OP3)의 출력단자와 상기 비반전입력단자사이에 연결되는 저항(R16)으로 구성된다.The comparator 27 includes an OP amplifier OP 3 , resistors R 9 , R 11 , R 13 , and R 15 commonly connected to the inverting input terminal of the OP amplifier OP 3 , and the resistor R. 9 , R 11 and R 13 ), respectively, are connected in series (R 8 , R 10 , R 12 ) and one side is grounded and the other side is resistor (R 8 , R 9 ), resistor (R 10 , R 11 ), resistor Capacitors C 1 , C 2 , C 3 connected to the contacts between R 12 and R 13 , a voltage Vcc is applied, and a resistor R 14 connected to the resistor R 15 , and one side the ground and resistor the other end is connected between the OP amplifier (OP 3) of the output terminal and the non-inverting input terminal of the resistance (R 17) and, OP amplifier (OP 3) which is connected to the non-inverting input terminal (R 16) It consists of.
비교기(27)의 출력은 다이오드(28)를 통하여 앤드게이트(29)의 일측인버팅 단자로 입력되고, 상기 다이오드(28)를 통한 가산기(27)의 출력은 메모리(22)의 인버팅단자로 인가된다.The output of the comparator 27 is input to the inverting terminal on one side of the AND gate 29 through the diode 28, and the output of the adder 27 through the diode 28 is an inverting terminal of the memory 22. Is approved.
상기 메모리(22)는 일반적인 리세트우선메모리로서, 전단에는 앤드게이트(＆)와 오어게이트(≥1)가 병렬로 연결되고 후단에는 F/F회로가 연결되며 선택스위치(21)에 의해 TG실제치 전압을 피이드백 제어신호로 사용할 것인지 또는 모터아마츄어 코일양단간 실제치전압을 피이드백 제어신호로 사용할 것인지를 선택하게 된다.The memory 22 is a general reset priority memory. An AND gate (&) and an OR gate (≥1) are connected in parallel at the front end, and an F / F circuit is connected at the rear end, and the TG actual value is selected by the selector switch 21. It is selected whether to use a voltage as a feedback control signal or to use an actual value voltage between both ends of the motor amateur coil as a feedback control signal.
또, 상기 메모리(22)의 세트 및 리세트출력에 의해 상기 릴레이(24, 25)가 제어되게 연결한다.In addition, the relays 24 and 25 are controlled to be controlled by the set and reset output of the memory 22.
한편, 타측입력단자에 Vcc전압이 인가되는 상기 앤드게이트(29)의 출력단에는 램프(30)와 부져(31)가 병렬로 연결된다.On the other hand, the lamp 30 and the buzzer 31 are connected in parallel to the output terminal of the AND gate 29 to which the Vcc voltage is applied to the other input terminal.
이와같이 구성된 본 고안의 작용 및 효과를 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured as described above are as follows.
제3도에서, 선택스위치(21)가 TG 제어위치(도면상의 위치)에 놓여졌다고 할때, 상기 비교기(27)는 저항(R14, R15)를 통한 Vcc전압과, 저항(R8, R9) 및 커패시터(C1)를 통한 전류검출기(14)의 실체치전류에 의한 전압과, 저항(R10, R11) 및 커패시터(C2)를 통한 아마츄어의 검출전압과, 저항(R10, R11) 및 커패시터(C3)을 통한 TG(16)의 검출전압이 합산되어 OP앰프(OP3)의 인버팅단자로 인가되고, 상기 OP앰프(OP3)의 넌인버팅단자에는 저항(R16, R17)을 통한 궤환전압이 인가된다.In FIG. 3, when the selector switch 21 is placed in the TG control position (position on the drawing), the comparator 27 has a voltage Vcc through the resistors R 14 , R 15 , and the resistors R 8 ,. R 9 ) and the voltage due to the actual current of the current detector 14 through the capacitor C 1 , the detection voltage of the amateur through the resistors R 10 , R 11 and the capacitor C 2 , and the resistance R 10, R 11) and capacitor (C 3) to be applied to the inverting terminal of the TG (16) OP amplifier (OP 3) the sensed voltage are summed in the via, neonin inverting terminal of the resistance of the OP amplifier (OP 3) A feedback voltage via (R 16 , R 17 ) is applied.
우선, TG(16)가 정상상태의 경우에 대해 살펴보면, OP앰프(OP3)의 인버팅단자(-)로 인가되는 전압은 저항(R10, R11) 및 커패시터(C2)를 통한 아마츄어의 검출전압과, 저항(R12, R13) 및 커패시터(C3)를 통한 TG(16)의 검출전압이 크기가 서로 같고 부호가 반대이므로 서로 상쇄되어 저항(R8, R9) 및 커패시터(C1)을 통한 전류검출기의 실제치 전류에 의한 전압과, 저항(R14, R15)을 통한 -Vcc전압의 합이 된다. 그리고 OP앰프(OP3)의 넌인버팅단자(+)로 인가되는 전압은 저항(R16, R17)을 통한 궤환전압이 된다.First, referring to the case where the TG 16 is in a steady state, the voltage applied to the inverting terminal (-) of the OP amplifier OP 3 is an amateur through the resistors R 10 and R 11 and the capacitor C 2 . The detection voltages of and the detection voltages of the TG 16 through the resistors R 12 , R 13 and the capacitor C 3 are equal in magnitude and opposite in sign, and thus cancel each other to cancel the resistors R 8 , R 9 and the capacitors. It is the sum of the voltage of the current detector current (C 1 ) through (C 1 ) and the -Vcc voltage through the resistors (R 14 , R 15 ). The voltage applied to the non-inverting terminal (+) of the OP amplifier OP 3 becomes a feedback voltage through the resistors R 16 and R 17 .
따라서, OP앰프(OP3)의 입력전압은 가산비교되어 -상태의 전압으로 되며 상기 -상태의 전압은 OP앰프(OP3)에 의해 인버팅되어 하이레벨의 전압으로 출력된다.Therefore, the input voltage of the OP amplifier OP 3 is added and compared to be a voltage of-state, and the voltage of the-state is inverted by the OP amplifier OP 3 and output as a high level voltage.
상기 OP앰프(OP3)의 하이레벨의 출력은 다이오드(28)을 거쳐 앤드게이트(29)의 인버팅단자에 입력되어 로우레벨이 되므로 상기 로우레벨의 신호가 Vcc 전압에 의한 하이레벨의 신호를 최종적으로 입력한 앤드게이트(29)는 로우레벨의 신호와 하이레벨신호의 논리곱에 의해 로우레벨의 신호를 출력한다. 따라서 부저(31)와 램프(30)는 앤드게이트(29)의 로우레벨의 출력신호에 의해 작동하지 않는다.Since the high level output of the OP amplifier OP 3 is input to the inverting terminal of the AND gate 29 through the diode 28 to be at the low level, the low level signal receives the high level signal by the Vcc voltage. The inputted AND gate 29 finally outputs a low level signal by a logical product of a low level signal and a high level signal. Therefore, the buzzer 31 and the lamp 30 do not operate by the low level output signal of the AND gate 29.
또한, 상기 OP앰프(OP3)의 하이레벨의 출력은 다이오드(28)을 거쳐 메모리(22)의 리세트오어게이트의 인버팅단자에 입력되어 로우레벨이 되므로 스위치(21)의 일측단자로부터 어떠한 신호를 인가받지 못하는 리세트오어게이트는 논리합에 의해 로우레벨의 신호를 출력한다.In addition, the high level output of the OP amplifier OP 3 is input to the inverting terminal of the reset or gate of the memory 22 via the diode 28 and becomes low level. The reset or gate not receiving the signal outputs a low level signal by a logical sum.
이때, 양측 입력단자에 Vcc 전압이 각각 인가되는 메모리(22)의 세트 앤드게이트는 논리곱에 의해 하이레벨의 신호를 출력한다.At this time, the set and gate of the memory 22 to which the Vcc voltage is applied to both input terminals respectively outputs a high level signal by a logical product.
따라서, 메모리(22)는 세트 앤드게이트의 하이레벨의 출력신호에 따라 세트의 하이레벨신호를 출력한다.Therefore, the memory 22 outputs the high level signal of the set in accordance with the high level output signal of the set and gate.
한편, 일측입력단자가 인버팅단자를 거쳐 접지되어 하이레벨이 되는 릴레이(25)의 앤드게이트(25')는 상기 하이레벨의 신호와, 타측입력단자에 인가되는 상기 메모리(22)의 하이레벨의 출력신호의 논리곱에 의해 하이레벨의 신호를 출력한다. 따라서, 릴레이(25)는 앤드게이트(25')의 하이레벨의 출력신호에 제어되어 동작하므로 TG(16)의 -실제치전압신호(a)는 릴레이(25)와 1 : 1의 증폭을 갖는 제2증폭기(26)를 거쳐 속도제어기(10)에 피이드백 신호로 제공된다.On the other hand, the AND gate 25 'of the relay 25 having one input terminal grounded through the inverting terminal to a high level has the high level signal and the high level of the memory 22 applied to the other input terminal. The high-level signal is output by the logical product of the output signal. Therefore, since the relay 25 is controlled and operated by the high level output signal of the AND gate 25 ', the -actual voltage signal a of the TG 16 is a first having an amplification of 1: 1 with the relay 25. It is provided as a feedback signal to the speed controller 10 via the two amplifiers 26.
이때, 일측입력단자가 Vcc전압을 인가받아 하이레벨이 되는 앤드게이트(24')는 상기 하이레벨의 신호와, 타측 인버팅입력단자에 상기 메모리(22)의 하이레벨의 출력신호가 인가되어 최종적으로 입력되는 로우레벨의 신호의 논리곱에 의해 로우레벨의 신호로 출력한다. 따라서, 릴레이(24)는 앤드게이트(24')의 로우레벨의 출력신호에 제어되어 동작하지 않으므로 제1증폭기(23)를 통한 +실제치전압신호(b)는 릴레이(24)와 제2증폭기(26)를 거쳐 속도제어기(10)에 피이드백신호로 제공되지 못한다. 다음에, TG(16)가 비정상상태의 경우에 대해 살펴보면, TG(16)의 실제치전압이 낮아짐에 따라 속도제어기(10)에서의 편차비교차이에 의하여 모터(15)의 회전수가 상승하므로 아마츄어단자의 전압이 상승한다. 그리하여 아마츄어실제치검출전압도 상승한다.At this time, the AND gate 24 'where one input terminal is applied with the Vcc voltage to a high level receives the high level signal and the high level output signal of the memory 22 to the other inverting input terminal. The low-level signal is output by the logical product of the low-level signal input to the low-level signal. Accordingly, since the relay 24 is controlled by the low level output signal of the AND gate 24 ', the positive actual voltage signal b through the first amplifier 23 is not applied to the relay 24 and the second amplifier (B). It cannot be provided as a feedback signal to the speed controller 10 through 26). Next, when the TG 16 is in an abnormal state, as the actual value voltage of the TG 16 decreases, the rotation speed of the motor 15 increases due to the deviation comparison difference in the speed controller 10, so that the amateur terminal The voltage of rises. Thus, the amateur actual value detection voltage also rises.
따라서, OP앰프(OP3)의 압력전압은 TG(16)의 실제치전압과 아마츄어단자전압이 가산비교되어 ｜0.5V｜ 이상의 차이가 생기면 +상태의 전압으로 되며 상기 +상태의 전압은 상기 OP앰프(OP3)에 의해 인버팅되어 -상태의 전압으로 출력된다. 상기 -상태의 출력전압의 신호는 다이오드(28)에 의해 차단되므로 상기 다이오드(28)는 로우레벨의 신호를 출력한다. 상기 로우레벨의 출력은 앤드게이트(29)의 인버팅단자에 입력되어 하이벨이 되므로 상기 하이레벨의 신호와 Vcc전압에 의한 하이레벨의 신호를 최종적으로 입력한 앤드게이트(29)는 하이레벨의 신호와 하이레벨신호의 논리곱에 의해 하이레벨의 신호를 출력한다. 따라서 부저(31)와 램프(30)는 앤드게이트(29)의 하이레벨의 출력신호에 의해 작동되므로 TG(16)의 이상상태를 알려준다.Accordingly, the pressure voltage of the OP amplifier OP 3 is compared with the actual terminal voltage of the TG 16 and the amateur terminal voltage by an addition, and if a difference of ≦ 0.5 V is generated, the voltage is in the + state and the voltage in the + state is the OP amplifier. Inverted by (OP 3 ) and output as a -state voltage. Since the signal of the output voltage of the − state is blocked by the diode 28, the diode 28 outputs a low level signal. Since the low level output is input to the inverting terminal of the AND gate 29 and becomes a high level, the AND gate 29 which finally inputs the high level signal and the high level signal by the Vcc voltage is a high level signal. And a high-level signal are output by the logical product of the high-level signal. Therefore, the buzzer 31 and the lamp 30 are operated by the high level output signal of the AND gate 29, thereby informing the abnormal state of the TG 16.
또한, 다이오드(28)의 로우레벨의 출력은 메모리(22)의 리세트오어게이트의 인버팅단자에 입력되어 하이레벨이 되므로 스위치(21)의 일측단자로부터 어떠한 신호를 인가받지 못하는 리세트오어게이트는 논리합에 의해 하이레벨의 신호를 출력한다.In addition, since the low level output of the diode 28 is input to the inverting terminal of the reset or gate of the memory 22 to become a high level, the reset or gate not receiving any signal from one terminal of the switch 21. Outputs a high level signal by a logical sum.
이때, 양측 입력단자에 Vcc전압이 각각 인가되는 메모리(22)의 세트앤드게이트는 논리곱에 의해 하이레벨의 신호를 출력한다.At this time, the set-and-gate of the memory 22 to which the Vcc voltage is applied to both input terminals outputs a high level signal by a logical product.
따라서, 메모리(22)는 리세트우선 메모리이므로 리세트오어게이트의 하이레벨의 출력신호에 따라 리세트의 로우레벨신호를 출력한다.Therefore, since the memory 22 is a reset priority memory, the memory 22 outputs the reset low level signal in accordance with the high level output signal of the reset or gate.
한편, 일측입력단자가 인버팅단자를 거쳐 접지되어 하이레벨이 되는 릴레이(25)의 앤드게이트(25')는 상기 하이레벨의 신호와, 타측입력단자에 인가되는 상기 메모리(22)의 로우레벨의 출력신호의 논리곱에 의해 로우레벨의 신호를 출력한다. 따라서, 릴레이(25)의 앤드게이트(25')의 로우레벨의 출력신호에 제어되어 동작하지 않으므로 TG(16)의 -실제치 전압신호(a)는 릴레이(25)와 제2증폭기(26)를 거쳐 속도제어기(10)에 피이드백 신호로 제공되지 못한다.On the other hand, the AND gate 25 'of the relay 25 having one input terminal grounded through the inverting terminal to a high level has the high level signal and a low level of the memory 22 applied to the other input terminal. The low-level signal is output by the logical product of the output signal. Accordingly, since the low level output signal of the AND gate 25 'of the relay 25 does not operate and operates, the -actual voltage signal a of the TG 16 causes the relay 25 and the second amplifier 26 to operate. It cannot be provided to the speed controller 10 as a feedback signal.
이때, 일측입력단자가 Vcc전압을 인가받아 하이레벨이 되는 앤드게이트(24')는 상기 하이레벨의 신호와, 타측 인버팅입력단자에 상기 메모리(22)의 로우레벨의 출력신호가 인가되어 최종적으로 입력되는 하이레벨의 신호로 논리곱에 의해 하이레벨의 신호를 출력한다. 따라서, 릴레이(24)는 앤드게이트(24')의 하이레벨의 출력신호에 제어되어 동작하므로 +실제치전압신호(b)는 1 : -1의 증폭율을 갖는 제1증폭기(23)를 통하여 반전되며 릴레이(24)와 제2증폭기(26)를 거쳐 속도제어기(10)에 피이드백 신호로 제공된다. 한편, 상기 선택스위치(SW)를 수동절환하여 모터아마츄어코일 양단에서 인출하는 전압분배기에 의한 피이드백 모우드로 설정하면, 이때에는 TG전압피이드백 제어로부터 아마츄어피이드백 제어로 절환된다.At this time, the AND gate 24 'where one input terminal is applied with the Vcc voltage to a high level receives the high level signal and the low level output signal of the memory 22 to the other inverting input terminal. A high level signal is input to the output signal. The high level signal is output by a logical product. Accordingly, since the relay 24 is controlled and operated by the high level output signal of the AND gate 24 ', the positive actual voltage signal b is inverted through the first amplifier 23 having an amplification ratio of 1: -1. And it is provided as a feedback signal to the speed controller 10 via the relay 24 and the second amplifier 26. On the other hand, when the selection switch SW is manually switched to set the feedback mode by the voltage divider drawn out from both ends of the motor amateur coil, at this time, it is switched from the TG voltage feedback control to the amateur feedback control.
이때, 메모리(22)의 오어게이트의 일측입력단자에 입력되는 Vcc전압에 의해 상기 오어게이트는 항상 하이레벨의 신호를 출력하므로 메모리(22)는 로우레벨의 신호를 출력한다.At this time, since the or gate always outputs a high level signal due to the Vcc voltage input to one input terminal of the or gate of the memory 22, the memory 22 outputs a low level signal.
따라서, 릴레이(24)의 앤드게이트(24')의 출력이 하이레벨로 유지되기 때문에, 아마츄어양단간 전압검출신호(b)는 피이드백 신호선택회로부(20)내의 제1증폭기(23)와 릴레이(24)와 제2증폭기(26)를 통하여 속도제어기(10)에 피이드백 제어신호를 공급하게 된다.Therefore, since the output of the AND gate 24 'of the relay 24 is maintained at a high level, the voltage detection signal b between the two ends of the amateur is transmitted to the first amplifier 23 and the relay (in the feedback signal selection circuit section 20). The feedback control signal is supplied to the speed controller 10 through the 24 and the second amplifier 26.
한편, 전류검출기(14)에 의한 전압이 비교기(27)의 OP앰프(OP3)의 인버팅 단자로 입력되게 한 이유는 TG(16)가 정상상태인데도 불구하고 설비의 기계적 이상이나 조업상의 이상으로 인한 부하의 증가에 따라 모터(15)전류가 상승하고 속도가 떨어질때 아마츄어전압제어로의 절환을 방지하게 하기 위함이다.On the other hand, the reason why the voltage by the current detector 14 is input to the inverting terminal of the OP amplifier OP 3 of the comparator 27 is the mechanical or operational abnormality of the equipment despite the TG 16 is in a normal state. This is to prevent switching to the amateur voltage control when the motor 15 current rises and the speed decreases as the load increases due to the increase of the load.
이상에서 설명한 바와같은 본 고안은 TG의 불량 또는 파손에 의해 DC모터의 피이드백 제어가 불가능하게 될 경우 이를 즉시 아마츄어전압에 따른 피이드백 제어시스팀으로 자동절환되게 함과 동시에 경보를 발하도록 함으로써, 동력원인 DC모터의 제어불능에 따른 설비의 가동중단사고를 사전에 예방할 수 있는 특유의 효과가 나타나게 된다.The present invention as described above, when the feedback control of the DC motor becomes impossible due to the failure or damage of the TG, it is automatically switched to the feedback control system according to the amateur voltage, and at the same time to give an alarm, The unique effect of preventing the downtime of the equipment due to the inability to control the DC motor is shown.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890020034U KR920008993Y1 (en) | 1989-12-27 | 1989-12-27 | Dc motor feedback control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019890020034U KR920008993Y1 (en) | 1989-12-27 | 1989-12-27 | Dc motor feedback control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910013220U KR910013220U (en) | 1991-07-30 |
| KR920008993Y1 true KR920008993Y1 (en) | 1992-12-26 |
Family
ID=19294091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019890020034U KR920008993Y1 (en) | 1989-12-27 | 1989-12-27 | Dc motor feedback control circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920008993Y1 (en) |
-
1989
- 1989-12-27 KR KR2019890020034U patent/KR920008993Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910013220U (en) | 1991-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3808534A (en) | Intrinsically powered electronic monitor for fuel cells | |
| US5973473A (en) | Motor control circuit | |
| US4318007A (en) | Circuit arrangement for controlling the energization of a load from a plurality of current sources | |
| US4837672A (en) | Switched mode power supply | |
| US5689168A (en) | Control circuit for two speed motors | |
| US4047082A (en) | Variable threshold starting circuit for induction motor | |
| US5448175A (en) | Current detecting circuit | |
| EP0404878A1 (en) | Transient suppressor | |
| US4306265A (en) | Power interruption protection system for electric motors | |
| US4712053A (en) | Servo control for motor having cutoff device for preventing motor from being locked | |
| US4996625A (en) | Power source unit for image recording apparatus | |
| US5189587A (en) | Dual shunt current regulator | |
| KR920008993Y1 (en) | Dc motor feedback control circuit | |
| US4360851A (en) | Electronic circuit breaker | |
| GB2236919A (en) | Overload and short-circuit protection of electric output drivers | |
| US4280087A (en) | Voltage regulator | |
| US3866094A (en) | Inhibited power supplies | |
| US4695782A (en) | System for insuring rotational direction for an alternating current motor | |
| US5631549A (en) | Linear regulator power supply with an overcurrent protection device | |
| US4567421A (en) | Battery disconnect sensing circuit for battery charging systems | |
| US4540926A (en) | Circuit arrangement for an alternating control | |
| US5087838A (en) | Sourcing or sinking output circuit | |
| US4473783A (en) | Motor control circuit | |
| US5239241A (en) | Controller for an electric motor that operates on direct current | |
| US3447053A (en) | Battery discharge indicator for use in an industrial truck |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20001202 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |