KR920008707Y1

KR920008707Y1 - Led 구동회로

Info

Publication number: KR920008707Y1
Application number: KR2019900004864U
Authority: KR
Inventors: 김성택
Original assignee: 삼성전자 주식회사; 정용문
Priority date: 1990-04-19
Filing date: 1990-04-19
Publication date: 1992-12-14
Also published as: KR910018785U

Abstract

내용 없음.

Description

LED 구동회로

제1도는 종래의 회로도.

제2도는 본 고안에 따른 회로도.

제3도는 제2도에 의한 동작 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 발광다이오드(LED)매트릭스 20 : CPU

30 : 제1구동부 40 : 제2구동부

본 고안은 마이크로 프로세서(이하 "CPU"라 함)를 사용하는 전자, 통신시스템의 LED(Light Emitting Diode)구동회로에 관한 것으로, 특히 LED의 구동데이터를 CPU의 입출력 포트로써 공용제어케 함으로써 CPU의 입출력 포트수를 최소화 시킬 수 있도록 한 LED 구동회로에 관한 것이다.

일반적으로 소정의 기능을 수행하는 전자, 통신 시스템에서는 해당 기능 및 시스템의 상태를 사용자가 잘 알 수 있도록 LED 매트릭스 어레이를 사용하고 있다.

상기와 같은 시스템에서 특히 다수의 키 또는 다수의 기능을 수행하기 위하여 주제어기(Main Controller)는 CPU를 사용하고 있으며, 사용자의 시스템에 대한 기능수요가 증대 및 다양화 해짐에 따라 더욱 많은 수의 디스플레이 소자와 디스플레이 소자를 드라이브하기 위한 CPU의 구동포트(I/O Port)가 필요하게 된다.

따라서 많은 수의 LED를 효율적으로 구동할 수 있는 LED 구동회로가 절실히 요구되고 있다.

제1도는 종래의 LED 구동회로도로서, 소정의 행위에 따른 상태를 표시하기 위한 소전 갯수의 표시데이터 입출력 포트(PA1-PA8)와 싱크데이터(Sink Data)를 출력하는 소정의 싱크데이터 입출력포트(PB1-PB7)와 인에이블 포트(PA9)를 가지고 있는 CPU(20)와, 상기 CPU(20)의 표시데이터 입출력포트(PA1-PA8)의 표시데이터를 풀업하는 풀업저항(R1-R8)과 상기 저항(R1-R8)에 의해 풀업된 상기 CPU(20)의 표시데이터를 입력하고 상기 CPU(20)의 인에이블 포트(PA9)에 의해 리치하여 데이터를 출력하는 래치부(31)와 전원전압(Vcc)에 연결하여 RC시정수 특성을 가지게 한 저항(R51)과 캐패시터(C51)로 이루어지며 시정수 저항(R51)이 래치부(31)에 연결되어 있는 제1구동부(30)와, 상기 CPU(20)의 싱크데이터 입출력포트(PB1-PB7)의 싱크데이터를 입력하여 버퍼링 및 인버팅하여 출력하는 트랜지스터부(41)와 상기 트랜지스터부(41)의 출력단에 접속되어 트랜지스터부(41)의 출력데이터를 조절하는 저항(R11-R17)으로 이루어진 제2구동부(40)와, 소정 수의 행(ROW)라인과 열(coumn)라인을 가지고 행라인에는 상기 제1구동부(30)의 출력데이터를 인가받고 열라인에는 상기 제2구동부(40)의 출력데이터를 인가받는 매트릭스 구조를 가진 LED 매트릭스(10)로 구성되어 있다.

상기의 제1도는 LED(LD11-LD78)를 56개(8X7매트릭스)라고 가정하였으며 또한 상기 LED 매트릭스(10는행라인에는 LED의 애노드가 접속되고 열라인에는 LED의 캐소드가 접속되어 있으나 방법을 달리하여 그 반대로도 접속할 수 있다.

이하 상술한 구성에 의거하여 제1도에 따른 동작의 일실시예를 상세히 설명한다.

소정의 행위에 다른 상태를 표시하기 위하여 상기 제1구동부(30)는 LED 매트릭스(10)의 행라인에 "하이"를 인가하는 LED 구동데이터를 출력하여야 하고 상기 제2구동부(40)는 LED 매트릭스(10)의 열라인에 "로우"를 인가하는 LED 구동데이터를 출력하여야 하는데, 제1도의 회로에서 공급전원전압(Vcc)이 공급되면 시정수 저항(R51)과 캐패시터(C51)에 의해 캐패시터(C51)는 Ve의 전압이 충전되어 래치부(31)를 동작시키게 되며 래치부(31)는 상기 CPU(20)의 입출력 포트(PA1-PA8)에서 출력된 출력데이터가 풀업된 후 상기 래지부(31)의 입력단으로 인가되어 CPU(20)의 인에이블 포트(PA9)에 의해 래치되어 출력하고 LED 매트릭스(10)의 애노드로 제1구동부(30)의 출력데이터가 인가된다.

이때 제2구동부(40)의 출력데이터가 저항(R11-R17)을 거쳐서 LED 매트릭스(10)의 캐소드로 인가된다. 즉, 제2구동부(40)의 출력데이터를 "로우"로 하기 위해 트랜지스터부(41)내부의 베이스단에 상기 CPU(20)싱크데이터 입출력포트(PB1-PB7)로 부터 "하이"가 입력되면 트랜지스터부(41)는 공지의 #ULN2003이므로 제2구동부(40)의 출력데이터가 "로우"로 되어 상기 LED 매트릭스(10)내의 LED가 온(ON)하여 표시된다.

예를 들어, 상기 표시되는 LED가 LED 매트릭스(10) 어레이 내의 LED(LD11)이라고 하면 하기와 같다.

상기 CPU(20)는 표시데이터 입출력포트(PA1)를 "하이"로 싱크데이터 입출력포트(PA2-PA8)를 "로우"로 하는 데이터를 각각 출력하고 상기 입출력 포트(PA1)에서 출력된 "하이"데이터는 풀업 저항(R1)에 의해 풀업된 후 제1구동부(30)의 래치부(31)(#HCT373)로 입력하고 상기 입출력 포트(PA1)가 "하이"로 트리거되는 순간 래치부(31)의 래치인에이블 단자(LE)에 의해 래치되어 출력된다.

따라서 CPU(20)의 입출력포트(PA1)에서 출력한 데이터가 LED 매트릭스(10)의 첫번째 행라인의 LED 애노드측에 인가하게 된다.

또한 CPU(20)는 싱크데이터 입출력포트(PB1)를 "하이"로, 싱크데이터 입출력 포트(PB2-PB7)를 "로우"로 하는 데이터를 각각 출력하고 상기 입출력 포트(PB1)에서 출력된 "하이"데이터는 제2구동부(40)의 트랜지스터부(41)로 입력하고 트랜지스터부(41)는 입력된 "하이"데이터를 버퍼링 및 인버팅하여 "로우"로 하는 데이터를 출력한다.

이때 출력된 "로우"데이터는 조절 저항(R11)을 지나서 LED 매트릭스(10)의 첫번째 열라인의 LED 캐소드측에 인가하게 된다.

따라서 상기 제1구동부(30)출력데이터 "하이"와 제2구동부(40)출력데이터 "로우"에 의해 LED 매트릭스(10)내의 첫번째 행라인과 첫번째 열라인이 교차하는 지점의 LED(LD11)는 온(ON)으로 표시되어 발광하게 된다.

상술한 상기 제1도의 회로는 행 8개, 열 7개의 매트릭스 구조를 가진 8X7매트릭스 이상으로 확장될 시에는 상기 CPU(20)의 입출력 포트가 확장되어야 한다.

만약 8X8 매트릭스로 구성된 64개의 LED를 구동하기 위해서는 CPU(20)의 입출력 포트는 제1구동부(30)출력데이터 포트 8개, 제2구동부(40) 출력데이터 포트 8개, 그리고 인에이블 포트 1개가 있어야 하며 CPU(20)의 입출력 포트수는 총 17개가 필요하게 된다.

그러므로 상기 제1도와 같이 구성된 종래의 LED 구동회로는 다수의 기능을 수행하기 위하여 CPU의 소정갯수 I/O포트를 LED 드라이브 전용으로 할당하므로써 CPU의 입출력 포트수가 증대되고 이에 따른 부품의 소형화 및 실장성에 있어서 문제점이 있었다.

따라서 본 고안의 목적은 CPU를 사용하여 다수의 LED를 구동하는 LED 구동회로에 있어서 LED의 구동데이터를 CPU의 입출력 포트로써 공용제어케 하여 CPU의 입출력포트 수를 최소화 시킬 수 있는 LED구동회로를 제공함에 있다.

본 고안의 또다른 목적은 CPU의 입출력포트 수를 최소화하여 부품의 소형화 또는 여분의 CPU입출력 포트를 다른 기능으로 활용할 수 있는 회로를 제공함에 있다.

이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.

제2도는 본 고안에 따른 회로도로서, 입력 명령에 따라 프로그램 처리에 의해 소정의 기능에 따른 상태를 표시하기 위한 제어신호 및 데이타를 출력할 수 있는 소정 갯수의 입출력 포트(PA1-PA8)와 인에이블 포트(PA9-PA10)를 가지고 있는 CPU(20)와, 상기 CPU(20)의 입출력 포트(PA1-PA8)에서 출력된 데이터를 풀업시키는 풀업저항(R1-R8)과 풀업된 CPU(20)의 출력데이터를 입력하고 CPU(20)의 인에이블 포트(PA9)에의해 래치하여 데이터를 출력하는 레치부(31)와 전원전압(Vcc)에 연결하여 RC시정수 특성을 가지게 한 저항(RC)과 캐패시터(C1)로 이루어지며 저항(RC)이 래치부(31)에 접속되어 있는 제1구동부(30)와, 상기 제1구동부(30)래치부(31)의 입력단에서 입력데이터를 받아 입력하고 상기 CPU(20)의 인에이블 포트(PA10)에 의해 래치 및 인버팅하여 데이터를 출력하는 래치 트랜지스터부(41)를 가진 제2구동부(40)와, 상기 제1구동부(30)래치부(31)의 출력단에 전류제한용 보호저항(Ro1-Ro8)을 접속하고 상기 보호저항(Ro1-Ro8)을 통해 들어온 제1구동부(30) 출력데이터가 LED 매트릭스의 행라인에 유입되고 상기 제1구동부(40)의 래치 트랜지스터부(41)에서 출력된 출력데이터가 LED 매트릭스에 열라인에 유입되는 LED 매트릭스 구조를 가진 LED 매트릭스(10)로 되어 있다.

상기 제2도는 64개의 LED를 구동할 시의 LED구동회로의 예이며 그 이상으로 확장할 수도 있다.

또한 LED 매트릭스(10)의 행라인에는 LED의 애노드가 접속하고 열라인에는 LED의 캐소드가 접속되어 있으나 방법을 달리하여 그 반대로도 접속할 수 있다.

상술한 본 고안의 구성은 제1도의 종래의 LED 구동회로와 비교해 볼때 제2구동부(40)의 입력단이 제1도에서는 CPU(20)의 입출력포트(PB1-PB7)에 접속되어 있으나 본 고안의 제2도에서는 제1구동부(30)의 입력단과 제2구동부(40)의 입력단이 CPU(20)의 입출력포트(PA1-PA8)를 공유한 것이 그 특징이다.

따라서 본 고안을 제2도 및 제3도를 참조하여 상세히 설명한다.

제3도는 본 고안에 따른 입출력 신호 타이밍도로서 CPU(20)가 한명령사이클(Imstructiom Cucle)만큼 데이터를 순차적으로 출력시킬 때 제2구동부(40)의 래치 트랜지스터부(41)의 각 입력포트(I3-I10)의 입력은 제3도의 I3-I10과 같이 나타나고 래치 트랜지스터부(41)에 있는 2번 포트와 접속된 상기 CPU(20)의 인에이블 포트(PA10)가 래치 트랜지스더부(41)의 2번 포트를 인에이블시켜 제3도의 EN2와 같이 된다.

이때 래치 트랜지스터부(41)의 출력포트(Q20-Q13)에는 소정의 타임(T)동안 반전된 신호 즉 Q20-Q13으로써 출력이 나타난다.

상기 제3도와 같은 출력 Q20-Q13을 나타내는 래치 트랜지스터부(41)의 내부회로는 상술한 제1도의 트랜지스터부(41)(#ULN2003)와는 상이한 레치타입 다링톤 트랜지스터 어레이 IC(Latch type Darington Transister Array IC)인 #ULN5801을 사용하였다.

즉 제2도의 래치 트랜지스터부(41)는 데이터를 입력시켜 주고 인에이블 단자(EN2)를 인에이블시키면 래치(Latch)가 되며 이 래치된 데이터를 출력 인에이블(out put ENABLE) 단자()로 출력인에이블시키면 입력한 데이터가 인버팅되어 제2도의 LED 매트릭스(10)열라인에 있는 LED 캐소드 측에 인버팅된 데이터를 공급해주는 것이다.

그리고 상술한 설명에서 구체적으로 논의되지 않은 제1구동부(30)는 제1도에서 상술한 설명과 동일하다.

따라서 본 고안에 따른 구체적 일 실시예를 상술한 제2도와 제3도를 참조하여 상세히 설명한다.

제2도에서 LED 매트릭스(10)내의 표시되는 LED가 LED(LD11)이라고 가정하면, CPU(20)는 입출력포트(PA1)를 "하이"로, 입출력포트(PA2-PA8)를 "로우"로 하는 데이터를 출력하는데 이는 CPU(20)의 클럭 펄스(clock pulse)에 의해서이다.

상기 CPU(20)의 입출력 포트(PA1)에서 출력된 "하이"데이터는 풀업 저항(R8)에 의해 풀업된 다음 제1구동부(30)의 래치부(31)로 입력되고 또한 제2구동부(40)의 래치 트랜지스터부(41)로 입력된다.

제1구동부(30)의 래치부(31)에 입력된 "하이"데이타는 CPU(20)입출력 포트(PA1)가 "하이"로 트리거되는 순간 래치부(31)가 인에이블 되어 제1구동부(30) 래치부(31)의 출력단으로 "하이"가 출력되고 LED 매트릭스(10)의 저항(Ro1)을 통하여 LED 매트릭스(10)의 첫번째 행라인에 데이터가 인가한다.

여기서 상기 저항(Ro1)은 LED에 흐르는 순간 과전류를 방지하기 위한 보호저항이다.

또한 제2구동부(40) 의 트랜지스터부(41) 로 입력된 "하이" 데이터는 제2구동부(40)의 트랜지스터부(41)입력포트(I3)로 입력되고, 이때 입력포트(I3)에 입력된 입력은 제3도의 I3에 대응된다.

상기 입력된 "하이"데이터는 CPU(20)의 인에이블 포트(PA10)와 접속되어 있는 래치 트랜지스터부(41)의 인에이블 단자(EN2)에 의해 인에이블되고 제3도에서 처럼 EN2의 인에이블 데이터가 일정타임(T)으로 나타날때 래치 트탠지스터부(41)의 출력포트(Q20)는 Q20의 출력데이터가 출력된다.

그러므로 래치 트랜지스터부(41)의 출력포트(Q20)에는 "로우"가 출력되고 LED 매트릭스(10)내의 첫번째 열라인에 "로우"를 인가한다.

따라서 상기의 LED 매트릭스(10)내의 첫번째 행과 첫번째 열이 만나는 지점인 LED(LD11)는 애노드 측에 "하이"데이터가 캐소드 측에는 "로우"데이터가 각각 인가되어 온(0N)으로 발광표시한다.

따라서 CPU(20)의 입출력 포트(PA1-PA8)와 인에이블 포트(PA9-PA10)로 8X8 매트릭스 구조를 가진 LED 매트릭스(10)를 구동할 수 있게 되었다.

이는 종래의 LED 구동회로와 비교해 볼때 CPU(20)의 입출력 포트를 7개 절감할 수 있는 효과가 있으며 여분의 CPU(20) 입출력 포트를 다른 용도로 활용할 수 있게 되었다.

상술한 바와같이 본 고안은 다수의 LED를 구동하는데 있어 제1구동부(30)데이터 입력과 제2구동부(40)데이터 입력을 CPU(20)의 입출력 포트에서 공용으로 이용하므로 이에 따른 CPU의 입출력 포트수를 최소화할 수있고 또한 CPU(20)의 효율적인 활용 및 부품의 소형화 및 실장성 측면에서 많은 이점을 가질 수 있다.

Claims

CPU(20)와 제1구동부(30)와 LED 매트릭스(10)를 구비한 LED 구동회로에 있어서, 상기 CPU(20)의 입출력 포트(PA1-PA8)에서 발생하는 출력데이터를 제1구동부(30)의 입력단(D0-D7)및 제2구동부(40)의 입력단(I3-I10)에 공통 입력하여 상기 CPU(20)의 출력데이터를 제1구동부(30)의 입력데이터와 제2구동부(40)의 입력데이터로 공용사용하는 제2구동부(40)로 구성됨을 특징으로 하는 LED 구동회로.