KR920006750Y1 - Signal input selecting circuit - Google Patents

Signal input selecting circuit Download PDF

Info

Publication number
KR920006750Y1
KR920006750Y1 KR2019890019111U KR890019111U KR920006750Y1 KR 920006750 Y1 KR920006750 Y1 KR 920006750Y1 KR 2019890019111 U KR2019890019111 U KR 2019890019111U KR 890019111 U KR890019111 U KR 890019111U KR 920006750 Y1 KR920006750 Y1 KR 920006750Y1
Authority
KR
South Korea
Prior art keywords
analog signal
input selection
output
selection control
transistor
Prior art date
Application number
KR2019890019111U
Other languages
Korean (ko)
Other versions
KR910012731U (en
Inventor
심재경
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019890019111U priority Critical patent/KR920006750Y1/en
Publication of KR910012731U publication Critical patent/KR910012731U/en
Application granted granted Critical
Publication of KR920006750Y1 publication Critical patent/KR920006750Y1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02—Analogue recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.No content.

Description

입력선택회로Input selection circuit

제1도는 본 고안에 의한 입력선택회로의 일 실시예에 따른 회로도.1 is a circuit diagram according to an embodiment of an input selection circuit according to the present invention.

제2도는 제1도에 도시된 회로의 동작파형도.2 is an operating waveform diagram of the circuit shown in FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 아날로그 신호처리수단 20 : 입력선택 제어수단10: analog signal processing means 20: input selection control means

30, 31 : 제1 및 제2 뮤트수단30, 31: first and second mute means

본 고안은 복수의 아날로그신호원을 구비한 영상기기나 음향기기에 있어서 상기 복수의 아날로그신호중 하나를 선택입력하는 회로에 관한 것이다.The present invention relates to a circuit for selectively inputting one of the plurality of analog signals in a video device or an audio device having a plurality of analog signal sources.

일반적으로 복수의 아날로그신호원을 구비한 영상기기나 음향기기는 비디오 테이프 레코더(Video Tape Recorder), 디지탈 오디오 테이프 레코더(Digital Audio Tape Recorder), 일반 카세트 레코더(Cassette Recorder) 및 광디스크 플레이어(Laser Disc Player)등과 같은 기록재생장치들을 일례로 들수 있다.In general, video or audio equipment having a plurality of analog signal sources includes a video tape recorder, a digital audio tape recorder, a general cassette recorder, and an optical disc player. And recording and reproducing apparatuses such as the above.

상기 기록재생장치들은 방송용 음성신호 및 영상신호를 수신하기 위한 동조부와, 다른 음성 및 영상기기로부터 음성 및 영상신호를 인입하기 위한 접속구와, 상기 동조부와 상기 접속구로부터 인입된 음성 및 영상신호를 기록매체에 기록하거나 기록매체로부터 음성 및 영상신호를 독출하기 위한 데크부와, 상기 동조부의 출력이나 데크부의 출력을 복조하고 증폭하여 스피커나 표시소자(예로 음극선관)를 통해 청취자나 시청자에게 공급하는 음성 및 영상처리 수단을 구비하고 있다.The recording and reproducing apparatus includes a tuning unit for receiving a broadcast audio signal and a video signal, a connector for introducing audio and video signals from another audio and video device, and an audio and video signal received from the tuning unit and the connecting port. A deck unit for recording on a recording medium or reading audio and video signals from the recording medium, and demodulating and amplifying the output of the tuning unit or the output of the deck unit and supplying the same to a listener or a viewer through a speaker or a display element (eg, a cathode ray tube). And audio and video processing means.

상기 기록재생장치의 구성요소중 데크부와 음성 및 영상처리 수단을 접속구 및 동조부와 같은 복수의 같은 복수의 아날로그 신호원으로부터 인입되는 아날로그신호중 하나를 선택 입력한다.The deck unit and the audio and image processing means of the components of the recording and reproducing apparatus select and input one of the analog signals introduced from a plurality of the same plurality of analog signal sources such as a connector and a tuning unit.

그러나 상기 복수의 아날로그신호원으로부터 인가되는 아날로그신호들 중 하나를 선택하는 종래의 입력선택회로는 선택입력되는 아날로그신호의 진폭변화레벨폭에 따라 왜곡이 발생하는 문제점이 있었다.However, the conventional input selection circuit for selecting one of the analog signals applied from the plurality of analog signal sources has a problem that distortion occurs according to the amplitude change level width of the selected analog signal.

따라서, 본 고안의 목적은 복수 아날로그신호원의 출력들 중 하나를 왜곡없이 선택입력할 수 있는 아날로그신호의 출력들중 하나를 왜곡없이 선택입력할 수 있는 아날로그신호 입력선택회로를 제공하는데 있다.Accordingly, an object of the present invention is to provide an analog signal input selection circuit capable of selecting and inputting one of the outputs of the analog signal capable of selecting and inputting one of the outputs of the plurality of analog signal sources without distortion.

상술한 목적을 달성하기 위하여, 본 고안에 입력선택회로는 복수의 아날로그신호원으로부터 복수의 아날로그신호를 유입하는 입력라인들을 구비하여 상기 입력라인들을 통해서 유입되는 아날로그신호를 신호처리하는 신호처리수단과, 상기 신호처리수단에 인입되는 복수의 아날로그신호들 중 하나를 선택하도록 제어하는 입력선택 제어수단과, 상기 입력선택 제어수단에 의해 지정된 하나의 신호원의 출력을 제외한 나머지 신호원의 출력을 뮤트하기 위한 복수의 뮤트수단을 포함함을 특징으로 한다.In order to achieve the above object, the input selection circuit in the present invention has a signal processing means for signal processing the analog signal flowing through the input line having input lines for introducing a plurality of analog signals from a plurality of analog signal sources; Muting the output of the remaining signal sources other than the input selection control means for controlling to select one of the plurality of analog signals introduced into the signal processing means, and the output of one signal source designated by the input selection control means; It characterized in that it comprises a plurality of mute means for.

이하, 본 고안에 의한 입력선택회로의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings a preferred embodiment of the input selection circuit according to the present invention will be described in detail.

제1도는 본 고안에 의한 입력선택회로의 일 실시예에 따른 회로도이다.1 is a circuit diagram according to an embodiment of an input selection circuit according to the present invention.

제1도에 의하면, 아날로그 신호처리수단(10)은 입력단자(3)를 두저항(R1, R2)을 접속구의 출력단자(1)에 접속하는 한편 두저항(R3, R4)을 통해 동조부의 출력단자(2)에 접속한다.According to FIG. 1, the analog signal processing means 10 connects the input terminals 3 to the two resistors R1 and R2 to the output terminal 1 of the connector, while the tuning resistors are connected via the two resistors R3 and R4. The output terminal 2 is connected.

입력선택 제어수단(20)은 시청자나 청취자가 설정한 신호입력 조건에 동조부 또는 접속구의 출력을 지정하는 입력선택신호를 출력단자(6)를 통해 송출한다.The input selection control means 20 sends out, via the output terminal 6, an input selection signal which designates the output of the tuning section or the connection port to the signal input condition set by the viewer or the listener.

제1뮤트수단(30)은 접속점(4)에 콜렉터를 접속하고, 기준전원(GND)에 에미터를 접속한 트랜지스터(Q1)와, 상기 입력선택 제어수단(20)의 출력단자(6)에 저항(R5)을 통해 베이스를 접속하고, 공급전원(B+)에 콜렉터를 접속하며, 기준전원(GND)에 에미터를 접속한 트랜지스터(Q2)와, 상기 트랜지스터(Q2)의 베이스와 기준전원(GND)사이에 접속한 저항(R6)와, 상기 트랜지스터(Q2)의 콜렉터와 상기 트랜지스터(Q1)의 베이스에 접속한 제너다이오드(ZD)로 이루어져 상기 입력선택 제어수단(20)의 출력단자(6)로부터 출력되는 입력선택 신호의 논리상태에 따라 접속점(4)상의 접속구의 출력단자(1)로부터 출력되는 아날로그신호를 뮤트시킨다.The first mute means 30 is connected to a transistor Q1 connecting a collector to a connection point 4, an emitter connected to a reference power supply GND, and an output terminal 6 of the input selection control means 20. A transistor Q2 connected to a base through a resistor R5, a collector connected to a supply power source B + , and an emitter connected to a reference power source GND, a base and a reference power source of the transistor Q2; A resistor R6 connected between the GNDs, a collector of the transistor Q2 and a zener diode ZD connected to the base of the transistor Q1, and an output terminal of the input selection control means 20. The analog signal output from the output terminal 1 of the connection port on the connection point 4 is muted in accordance with the logic state of the input selection signal output from 6).

제2뮤트수단(31)은 접속점(5)에 콜렉터를 접속하고 기준전원(GND)에 에미터를 접속한 트랜지스터(Q3)와, 상기 트랜지스터(Q3)의 베이스와 상기 입력선택 제어수단(20)의 출력단자(6)사이에 직렬 접속된 다이오드(D) 및 저항(R7)으로 이루어져 상기 입력선택 제어수단(20)의출력단자(6)로부터 출력되는 입력선택신호의 논리상태에 의해 상기 접속점(5)상의 동조부의 출력단자(2)로부터 출력되는 아날로그신호를 뮤트시킨다.The second muting means 31 comprises a transistor Q3 which connects a collector to a connection point 5 and an emitter to a reference power supply GND, a base of the transistor Q3 and the input selection control means 20. The connection point (D) is composed of a diode (D) and a resistor (R7) connected in series between the output terminals (6) of 5) The analog signal outputted from the output terminal 2 of the tuning section is muted.

제2도는 제1도에 도시된 회로의 동작파형도로서, 제2도에 도시된 100은 정상시 아날로그신호의 파형이고, 101은 왜곡된 아날로그신호의 파형이다.FIG. 2 is an operation waveform diagram of the circuit shown in FIG. 1, wherein 100 in FIG. 2 is a waveform of a normal analog signal, and 101 is a waveform of a distorted analog signal.

제1도의 동작을 제2도와 결부시켜 상세히 설명한다.The operation of FIG. 1 will be described in detail in conjunction with FIG.

제1도에 의하면, 접속점(4)상에는 외부로부터 접속구 및 접속구의 출력단자(1)와 저항(R1)을 통해 제2도에 도시된 100과 같은 아날로그신호가 유입되고, 접속점(5)상에는 동조부로부터 동조부의 출력단자(2) 및 저항(R3)을 통해 제2도에 도시된 100과 같은 파형의 아날로그신호가 유입된다.According to FIG. 1, on the connection point 4, an analog signal such as 100 shown in FIG. 2 flows in from the outside through the connection port and the output terminal 1 of the connection port and the resistor R1, and on the connection point 5, tuning is performed. An analog signal having a waveform as shown in FIG. 2 is introduced through the output terminal 2 and the resistor R3 of the tuning unit.

그리고 입력선택 제어수단(20)은 시청자나 청취자가 설정한 입력조건에 따라 "하이" 또는 "로우"논리상태를 갖는 입력선택신호를 출력단자(6)를 통해 송출한다.The input selection control means 20 transmits an input selection signal having a "high" or "low" logic state through the output terminal 6 according to the input condition set by the viewer or the listener.

제1뮤트수단(30)은 상기 입력선택 제어수단(20)의 출력단자로부터 "로우"논리상태의 입력선택신호가 유입될 때에만 상기 접속점(4)상의 아날로그신호를 뮤트시키며 이를 상세히 설명하면 다음과 같다.The first muting means 30 mutes the analog signal on the connection point 4 only when an input selection signal having a "low" logical state flows from the output terminal of the input selection control means 20. Same as

상기 입력선택 제어수단(20)의 출력단자(6)로부터 "로우"논리상태의 입력선택신호를 저항(R5)을 통해 베이스로 유입하는 트랜지스터(Q2)는 턴-오프(Turn-off)상태에 있게 되어 공급전원(B+)을 제너다이오드(ZD)를 통해 트랜지스터(Q1)의 베이스에 인가되도록 한다. 이때 트랜지스터(Q1)는 제너다이오드(ZD)를 통해 베이스로 공급전원(B+)이 인입되는 동안 턴-온(Turn-on)되어 상기 접속점(4)상의 아날로그신호를 콜렉터와 에미터를 통해 기준전원(GND)으로 뮤트시키므로 접속점(4)상의 아날로그신호가 저항(R2)을 통해 아날로그 신호처리수단(10)의 입력단자(3)로 전달되지 않는다.The transistor Q2, which introduces the input selection signal of the "low" logic state from the output terminal 6 of the input selection control means 20 to the base via the resistor R5, is in a turn-off state. The power supply B + is applied to the base of the transistor Q1 through the zener diode ZD. At this time, the transistor Q1 is turned on while the supply power B + is introduced to the base through the zener diode ZD, and the analog signal on the connection point 4 is referenced through the collector and the emitter. Since the signal is muted by the power supply GND, the analog signal on the connection point 4 is not transmitted to the input terminal 3 of the analog signal processing means 10 through the resistor R2.

제2뮤트수단(31)은 상기 입력선택 제어수단(20)의 출력단자(6)로 부터 "하이"논리상태의 입력선택신호가 유입될 때에만 상기 접속점(5)상의 아날로그신호를 무트하여 이를 상세히 설명하면 다음과 같다.The second muting means 31 mutes the analog signal on the connection point 5 only when an input selection signal having a "high" logic flows from the output terminal 6 of the input selection control means 20. It will be described in detail as follows.

트랜지스(Q3)는 상기 입력선택 제어수단(20)의 출력단자(6)로 부터 "하이" 논리상태의 입력선택신호가 다이오드(D) 및 저항(R7)을 통해 베이스로 유입되는 동안 턴-온되며, 이때 접속점(5)상의 아날로그신호는 저항(R4)을 통해 상기 아날로그 신호처리수단(10)의 입력단자(3)로 유입되지 않고 상기 트랜지스터(Q3)의 콜렉터 및 에미터를 통해 기준전원(GND)쪽으로 흘러간다.Transistor Q3 is turned on while the input selection signal of the "high" logic state from the output terminal 6 of the input selection control means 20 flows into the base through the diode D and the resistor R7. On, at this time, the analog signal on the connection point 5 does not flow into the input terminal 3 of the analog signal processing means 10 through the resistor R4, but through the collector and emitter of the transistor Q3, the reference power supply. To the (GND) side.

즉, 입력선택 제어수단(20)의 출력인 입력선택신호가 "로우"논리상태일 경우엔 접속구의 출력단자(1)로부터 출력되는 아날로그신호는 제1뮤트수단(30)에 의해 뮤트되는 반면에 동조부의 출력단자(2)로부터 출력되는 아날로그신호가 아날로그 신호처리수단(10)의 입단자(3)에 공급된다.That is, when the input selection signal, which is the output of the input selection control means 20, is in the "low" logic state, the analog signal output from the output terminal 1 of the connector is muted by the first muting means 30. The analog signal output from the output terminal 2 of the tuning section is supplied to the input terminal 3 of the analog signal processing means 10.

반대로 입력선택 제어수단(20)의 출력인 입력선택신호가 "하이"논리상태인 경우에는 동조부의 출력단자(2)로부터 출력되는 아날로그 신호는 제2뮤트수단(31)에 의해 뮤트되는 반면에 접속구의 출력단자(1)로부터 출력되는 아날로그신호가 아날로그 신호처리수단(10)의 입력단자(3)에 공급된다. 여기서, 접속구의 출력단자(1)로 부터 출력되는 아날로그신호는 비디오 테이프 레코더, 디지탈 오디오 테이프 레코더, 광디스크 플레이어와 같은 신호원으로부터 출력되는 아날로그신호가 될 수 있다.On the contrary, when the input selection signal output from the input selection control means 20 is in the "high" logic state, the analog signal output from the output terminal 2 of the tuning section is muted by the second muting means 31, The analog signal output from the output terminal 1 of is supplied to the input terminal 3 of the analog signal processing means 10. Here, the analog signal output from the output terminal 1 of the connection port may be an analog signal output from signal sources such as a video tape recorder, a digital audio tape recorder, and an optical disc player.

그리고 제1뮤트수단(30)중의 제너다이오드(ZD)는 접속구의 출력단자(1)로부터 출력되는 아날로그신호가 아날로그 신호처리수단(10)으로 전송될 때 제2도의 100에 도시된 부(-)의 반파형 아날로그 신호가 제2도 101과 같이 부(-)의 최대전압치가 절단되어진 형태로 왜곡되는 것을 방지하는 역할을 한다.The zener diode ZD of the first mute means 30 has a negative (-) shown in 100 of FIG. 2 when the analog signal output from the output terminal 1 of the connector is transmitted to the analog signal processing means 10. As shown in FIG. 101, the half-wave analog signal of the second waveform prevents the negative maximum voltage value from being distorted in a truncated form.

이를 설명하면, 부(-)의 반파형 아날로그신호가 접속점(4)에 유기될 때 트랜지스터(Q1)의 콜렉터 및 베이스, 제너다이오드(ZD), 트랜지스터(Q2)의 콜렉터 및 에미터를 경유하여 기준전압(GND)으로 통하는 전류통로가 형성되어 트랜지스트(Q1)의 베이스 및 콜렉터간 동작전압(VQ1)과 트랜지스터(Q2)의 콜렉터와 에미터간의 동작전(VQ2)의 합전압보다 작은 부(-)의 반파형 아날로그신호는 제2도의 101에 도시된 파형처럼 절단된다. 이를 방지하기 위해 큰 동작전압을 갖는 제너다이오드(ZD)를 삽입한 것이다.In other words, when a negative half-wave analog signal is induced at the connection point 4, a reference is made via the collector and base of the transistor Q1, the zener diode ZD, the collector and the emitter of the transistor Q2. A current path through the voltage GND is formed so that the negative voltage (-) which is smaller than the sum of the operating voltage VQ1 between the base and the collector of the transistor Q1 and the pre-operation voltage VQ2 between the collector and the emitter of the transistor Q2. The half-waveform analog signal of) is cut off like the waveform shown in 101 in FIG. In order to prevent this, a zener diode ZD having a large operating voltage is inserted.

이상으로 상술한 바와 같이 본 고안에 의한 입력선택회로는 복수의 아날로그신호중 하나를 왜곡없이 선택하여 인입할 수 있는 이점이 있다.As described above, the input selection circuit according to the present invention has an advantage in that one of a plurality of analog signals can be selected and introduced without distortion.

Claims (4)

복수의 아날로그신호원으로부터 복수의 아날로그 신호를 유입하는 입력라인들을 구비하여 상기 입력라인들을 통해서 유입되는 아날로그신호를 신호처리하는 신호처리수단(10); 상기 복수의 아날로그신호원의 출력중 하나가 상기 신호처리수단(10)에 인입되도록 지정하는 입력선택 제어수단(20); 상기 입력선택 제어수단(20)의 출력인 입력선택신호에 의해 상기 지정된 하나의 아날로그신호원의 출력을 제외한 나머지 아날로그 신호원의 출력들을 뮤트하기 위한 복수의 뮤트수단(30, 31)을 포함함을 특징으로 하는 입력선택회로.Signal processing means (10) having input lines for introducing a plurality of analog signals from a plurality of analog signal sources and for signal processing the analog signals flowing through the input lines; Input selection control means (20) for designating one of the outputs of the plurality of analog signal sources to enter the signal processing means (10); And a plurality of muting means (30, 31) for muting the outputs of the remaining analog signal sources except for the output of the one analog signal source specified by the input selection signal which is the output of the input selection control means 20. Input selection circuit characterized in. 제1항에 있어서, 상기 복수의 뮤트수단은 상기 복수의 입력라인 중 접속구를 통해 외부의 아날로그신호원으로부터 출력되는 아날로그신호를 상기 입력선택 제어수단(20)의 선택제어신호에 의해 뮤트시키는 제1뮤트수단(30) 상기 복수의 입력라인중 동조부로부터 출력되는 아날로그 신호를 뮤트시키는 제2뮤트수단(31)을 포함함을 특징으로 하는 입력선택회로2. The apparatus of claim 1, wherein the plurality of muting means mute the analog signal output from an external analog signal source through a connection port of the plurality of input lines by a selection control signal of the input selection control means 20. Mute means 30 An input selection circuit comprising a second mute means 31 for muting the analog signal output from the tuning section of the plurality of input lines. 제4항에 있어서, 상기 제1뮤트수단(30)은 상기 접속구를 통해 유입되는 아날로그신호원의 출력을 바이패스하기 위한 트랜지스터(Q1)와, 상기 입력선택 제어수단(20)의 출력을 완충시켜 상기 트랜지스터(Q1)의 베이스에 공급하는 완충수단(Q2)과, 상기 완충수단(Q2)과 상기 트랜지스터(Q1)의 베이스 사이에 접속된 연기전력 차단소자를 포함하고, 상기 제2뮤트수단(31)은 상기 입력선택 제어수단(20)의 선택제어신호에 따라 상기 동조부로부터 출력되는 아날로그신호를 바이패스하기 위한 트랜지스터(Q3)를 포함함을 특징으로 하는 입력선택회로.5. The method according to claim 4, wherein the first muting means (30) buffers the output of the input selection control means (20) and the transistor (Q1) for bypassing the output of the analog signal source flowing through the connection port. A buffering means Q2 for supplying the base of the transistor Q1, and a smoke power blocking element connected between the buffering means Q2 and the base of the transistor Q1, wherein the second muting means 31 And a transistor (Q3) for bypassing the analog signal output from the tuning section according to the selection control signal of the input selection control means (20). 제5항에 있어서, 상기 차단소자는 상기 접속구로부터 유입되는 아날로그신호중 부성분의 최대전압부분이 왜곡되지 않도록 트랜지스터(Q1)의 베이스 및 콜렉터간 동작전압과 완충수단(Q2)의 콜렉터와 에미터간의 동작전압보다는 큰 동작전압을 갖는 제너다이오드(ZD)로 구성됨을 특징으로 하는 입력선택회로.The operation of claim 5, wherein the blocking device operates between the base and the collector of the transistor Q1 and the collector and the emitter of the buffer means Q2 so that the maximum voltage portion of the subcomponents of the analog signal flowing from the connection port is not distorted. An input selection circuit comprising a zener diode (ZD) having an operating voltage larger than the voltage.
KR2019890019111U 1989-12-16 1989-12-16 Signal input selecting circuit KR920006750Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890019111U KR920006750Y1 (en) 1989-12-16 1989-12-16 Signal input selecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890019111U KR920006750Y1 (en) 1989-12-16 1989-12-16 Signal input selecting circuit

Publications (2)

Publication Number Publication Date
KR910012731U KR910012731U (en) 1991-07-30
KR920006750Y1 true KR920006750Y1 (en) 1992-09-26

Family

ID=19293295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890019111U KR920006750Y1 (en) 1989-12-16 1989-12-16 Signal input selecting circuit

Country Status (1)

Country Link
KR (1) KR920006750Y1 (en)

Also Published As

Publication number Publication date
KR910012731U (en) 1991-07-30

Similar Documents

Publication Publication Date Title
US4390847A (en) Muting device
KR920006750Y1 (en) Signal input selecting circuit
KR100432601B1 (en) Audio and video recording and reproduction apparatus
KR100421077B1 (en) Audio Signal Amplifier
US4700242A (en) Magnetic head switching circuit for magnetic recording and reproducing apparatus
EP0025950A1 (en) Amplifier device
KR940002756Y1 (en) Squelch circuit
KR100251450B1 (en) Amplitude control circuit
KR940003434Y1 (en) Head contamination detecting circuit
KR200212467Y1 (en) Audio signal over input prevention device of external device_
KR930008228Y1 (en) Tv video signals muting circuit
KR910004407Y1 (en) Sound multiplex mode control circuit
KR860001993Y1 (en) Tracking indicating arrangement
KR790001801B1 (en) Change-over circuit
KR0183586B1 (en) Copy protection device for a video cassette recorder
KR900006014Y1 (en) Fielding signal muting circuit of the video tape record
KR0133433Y1 (en) Mute control circuit
KR910006091Y1 (en) Sound mute and teletext reset signal generating circuit
KR900004467Y1 (en) Video signal selecting circuit for electronic view-finder
KR940008189Y1 (en) Mode switching apparatus for vtr
KR890006232Y1 (en) Mute selection circuit at time of preserved record
KR960009908Y1 (en) Recording control circuit
KR100202028B1 (en) Apparatus for alam signal in vcr
KR950006185Y1 (en) Device which removes leakage voice in a audio apparatus
KR900001421Y1 (en) Modulator transfer circuit of video tape recorder in time of auto-rewinding

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19961231

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee