KR920006277B1 - Rom emulator with network downloading scheme - Google Patents

Rom emulator with network downloading scheme Download PDF

Info

Publication number
KR920006277B1
KR920006277B1 KR1019890020692A KR890020692A KR920006277B1 KR 920006277 B1 KR920006277 B1 KR 920006277B1 KR 1019890020692 A KR1019890020692 A KR 1019890020692A KR 890020692 A KR890020692 A KR 890020692A KR 920006277 B1 KR920006277 B1 KR 920006277B1
Authority
KR
South Korea
Prior art keywords
bus
rom
network controller
input
data
Prior art date
Application number
KR1019890020692A
Other languages
Korean (ko)
Other versions
KR910012916A (en
Inventor
이성진
김성한
박영진
Original Assignee
금성전선 주식회사
홍종선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성전선 주식회사, 홍종선 filed Critical 금성전선 주식회사
Priority to KR1019890020692A priority Critical patent/KR920006277B1/en
Publication of KR910012916A publication Critical patent/KR910012916A/en
Application granted granted Critical
Publication of KR920006277B1 publication Critical patent/KR920006277B1/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Computer And Data Communications (AREA)
  • Information Transfer Between Computers (AREA)

Abstract

The address bus and data bus of a CPU (10) are connected in common to RAMs (12,25), a timer (14), an input/output divider (15), input/output ports (8,16), and a buffer (23). The control bus of the CPU (10) is connected to the timer (14), the input/ output divider (15), the input/output port (16), and a bus arbitration logic section (24). Another input/output port (17) is connected through a bus to a ROM connector (20), and is also connected to a liquid crystal display (18) and a keyboard line (19). The input/output divider (15) is connected through a buffer (28) to an interface (30). A RAM (25) is connected through the bus arbitration logic section (24) to the buffer (23) and to a network controller (26).

Description

네트워크 다운로딩 방식의 롬 에물레이터ROM Downloader with Network Downloading Method

제1도는 본 발명에 의한 회로도.1 is a circuit diagram according to the present invention.

제2도는 본 발명을 설명하기 위한 네트워크용 롬 에물레이터의 플로우 챠트.2 is a flowchart of a network ROM emulator for explaining the present invention.

제3도는 본 발명을 설명하기 위한 다운로딩 오퍼레이션 플로우 챠트.3 is a downloading operation flow chart for explaining the present invention.

제4도는 본 발명을 설명하기 위한 업로딩 오퍼레이션 플로우 챠트.4 is an uploading operation flow chart for explaining the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : CPU 11 : 오실레이터10: CPU 11: Oscillator

12,24 : 램 13 : 롬12,24: RAM 13: ROM

14 : 타이머 15 : 직렬식 입.출력디바이스14: Timer 15: Serial I / O Device

16,17 : 병렬입.출력포트부 18 : 액정디스플레이16, 17: parallel input / output port 18: liquid crystal display

19 : 키도브 20 : 롬콘넥터19: Kydob 20: Rom Connector

23,28,29 : 버퍼 24 : 버스 아비트레이셔로직부23,28,29 Buffer 24 Bus Abit Tracer Logic

26 : 네트워크 콘트롤러 27 : 동축 인터페이스26: network controller 27: coaxial interface

30 : RS-232C 인터페이스 31 : 병렬기(PARAL LEL)30: RS-232C Interface 31: Parallel Device (PARAL LEL)

32 : 네트워크 동축 케이블32: network coaxial cable

본 발명은 롬이나 P-롬의 프로그램을 수정하기 위해 실제의 롬이나 P-롬내의 명령을 사용하여 개발용 컴퓨터시스템 등으로 모방하는 롬 에물레터에 관한 것으로서, 특히 다운 로딩 방식을 받는 방식의 개량에 관한 것이다.The present invention relates to a ROM emulator which emulates a computer system for development using a command in a real ROM or a P-ROM to modify a program of a ROM or a P-ROM. It is about.

종래의 기술은 메모리에 데이타를 저장시킬때 현재의 롬 모방(ROM EMULATOR)은 속도가 9600 bps(bit per second)인 인터페이스(RS-232C)를 통해 데이타를 다운로딩 받기 때문에 데이타 분량이 많을 경우 메모리에 저장시키는 시간이 길어진다. 이러한 단점을 보완하기 위한 본 발명은 속도가 빠른 네트워크를 이용하여 데이타를 다운로딩할때 종래보다 월등히 속도가 빠르게 함에 그 목적이 있는 것이다.The conventional technique is that when storing data in the memory, the current ROM emulator is downloading data through the interface (RS-232C) which speed is 9600 bps (bit per second). The longer it takes to save. The present invention to compensate for this drawback is that the object is that the speed is significantly faster than conventional when downloading data using a fast network.

본 발명의 다른 목적은 네트워크와 연결된 어떠한 호스트 컴퓨터와도 롬 에물레이터와의 데이타 송.수신을 통해 데이타 다운로딩과 업로딩시켜 여러명의 사용자가 롬 에물레이터시스템을 공유할 수 있는 장점을 제공함이다. 이를 달성하기 위한 구체척 구성은 제1도에 도시한 바와 같이 오실레이트(11)에서 시스템 클럭을 제공받는 CPU(10)의 어드레스와 데이타버스는 램(12,25)과 롬(13), 타이머(14), 직렬식 입.출력디바이더(15), 병렬 입.출력포트부(8,16), 버퍼(23)와 공통적으로 연결되며, 또한 CPU(10)의 콘트롤 버스는 상기 타이머(14), 직렬식 입.출력디바이더(15), 병렬 입.출력 포트부(16), 버스 아비트레이션 로직부(24)와 상호 연결시키며, 병렬 입.출력포트부(17)에는 롬콘넥터(20)와 주고 받을 수 있도록 버스로 연결됨과 동시에 액정디스플레이(18)와 키보드(19)라인을 연결하고, 다른 병렬 입.출력포트부(16)에는 버퍼(29)를 통해 프린트 채널을 수용하는 병렬기(PARALLEL)를 연결하며, 상기 직렬식 입.출력 디바이더(15)에는 버퍼(28)를 통해 모뎀의 접속 인터페이스(30)를 포함하고, 버스 아비트레이션 로직부(24) 중심으로 램(25)과 버퍼(23) 및 네트워크 콘트롤러(26)를 상호 버스로 연결한 램(25)에는 네트워크 콘트롤러(26)로부터 데이타버스 및 어드레스 버스를 수용하고, 상기 네트워크 콘트롤러(26)에는 네트워크 동축케이블(32)을 직접 연결할수 없기 때문에 코엑시블 인터페이스(27)를 통해 양단간의 안전한 데이타 전송로를 구성하게 된다.Another object of the present invention is to provide an advantage that a plurality of users can share the ROM emulator system by downloading and uploading data to and from any host computer connected to the network through data transmission / reception with the ROM emulator. To achieve this, as shown in FIG. 1, as shown in FIG. 1, the address and data bus of the CPU 10, which receives the system clock from the oscillate 11, the RAM 12, 25, the ROM 13, and the timer. (14), a serial input and output divider 15, parallel input and output port units (8, 16), a buffer 23 is commonly connected, and the control bus of the CPU 10 is the timer (14) , The serial input / output divider 15, the parallel input / output port unit 16, and the bus arbitration logic unit 24 are interconnected. The parallel input / output port unit 17 has a ROM connector 20 and Parallel to the liquid crystal display 18 and the keyboard 19 lines connected to the bus to send and receive, and the parallel input / output port 16 to the other parallel input / output port 16 through the buffer 29 to receive a print channel (PARALLEL) The serial input / output divider 15 includes a connection interface 30 of a modem via a buffer 28, The RAM 25 having the RAM 25, the buffer 23, and the network controller 26 connected to each other by the bus center of the traction logic unit 24 receives a data bus and an address bus from the network controller 26. Since the network coaxial cable 32 cannot be directly connected to the network controller 26, a coaxial interface 27 forms a secure data transmission path between both ends.

이와 같이 구성된 본 발명의 작용 및 효과를 설명하면 먼저 CPU(10)는 메모리로부터 프로그램 명령을 인출하는 산출 및 논리회로와 자체 내부에 보유되는 마이크로 프로세서로써 시스템 내부의 8비트 프로세서, 16비트 프로세서 및 32비트 프로세서 모두를 산술적이고 논리적인 회로를 모두 통제하는 관련 프로그램을 수행시킨다.Referring to the operation and effect of the present invention configured as described above, the CPU 10 is a calculation and logic circuit for drawing program instructions from a memory and a microprocessor retained therein. Every bit processor runs an associated program that controls both arithmetic and logical circuits.

오실레이트(11)는 CPU(10)에 시스템 클럭을 제공함과 동시에 타이머(14)에도 동작 클럭을 제공하며, CPU(10)의 형태에 따라서 선택하여 사용하도록 한다. 어드레스, 데이타 버스로 공유하는 램(12)은 시스템을 운용하는데 필요한 프로그램 및 데이타를 저장하며, 네트워크 콘트롤러(26)를 통해 필요한 데이타를 저장시키게 하므로서 시스템을 운용하는데 있어서의 주기억장치에 해당되며, 저장되는 정보는 선택적일 수 있다.The oscillate 11 provides a system clock to the CPU 10 and also provides an operation clock to the timer 14 and selects and uses the CPU 10 according to the type of the CPU 10. The RAM 12 shared with the address and data bus stores programs and data necessary for operating the system, and corresponds to a main memory device for operating the system by allowing the network controller 26 to store necessary data. The information may be optional.

롬(13)은 초기화진단(Power Up Diagnostic)과 파워온 부트스트랩을 저장하기 위한 주변 디바이스를 초기화하는데 필요한 프로그램등을 포함한다. 타이머(14)는 시스템내의 타이머 기능을 갖는 디바이스이며, 이 디바이스는 시스템내에서 필요시되는 리얼타임 클럭을 제공하게 된다. 직렬식 입.출력디바이스(15)는 직렬통신을 돕는데 사용되며, 인터페이스(RS-232C)(30)로 데이타를 외부와 송.수신할 수 있도록 한 디바이스로서 데이타를 외부로 전송시킬때 직렬로 데이타를 구성하여 전송시키며, 반대로 외부에서 들어오는 직렬데이타를 병렬로 전환하여 외부와의 데이타 전송을 가능하게 한다. 병렬 입.출력포트부(16)(17)는 사용자가 키이보오드(19) 조작을 통하여 CPU(10)에 의해 인식된 콤멘드를 사용자도 알 수 있도록 모니터링하도록하는 액정디스플레이(18)를 수용하면서 병렬통신을 돕는데 사용되며, 프린트 채널입력을 받아 들이게 한다. 키보드(19)는 롬 라이터를 사용자가 사용하는데 필요한 정보를 사용자가 직접 키이 조작에 의해 시스템의 사용목적을 선택하도록 한다. 네트워크 콘트롤러(26)와 CPU(10)의 어드레스, 데이타 신호를 버스로 수용하는 램(25)은 네트워크 콘트롤러(26)의 로컬 메모리이며, 단순히 네트워크를 통하여 들어온 데이타를 일시적으로 저장하는 기능을 담당한다.The ROM 13 includes a power up diagnostic and a program necessary to initialize a peripheral device for storing a power-on bootstrap. The timer 14 is a device having a timer function in the system, which provides a real-time clock required in the system. The serial input / output device 15 is used to help serial communication, and is a device that can transmit and receive data to / from the interface (RS-232C) 30. It configures and transmits the data, and on the contrary, it converts the serial data from the outside in parallel to enable the data transmission to the outside. The parallel input / output port portions 16 and 17 accommodate the liquid crystal display 18 which allows the user to monitor the user's knowledge of the command recognized by the CPU 10 through the key board 19 operation. Used to help parallel communication, accepts print channel input. The keyboard 19 allows the user to select the purpose of use of the system by directly keying information necessary for the user to use the ROM writer. The RAM 25 that receives the address and data signals of the network controller 26 and the CPU 10 as a bus is a local memory of the network controller 26 and is simply responsible for temporarily storing data entered through the network. .

상기 네트워크 콘트롤러(26)는 어떤 네트워크를 사용하는가에 따라 그 네트워크를 콘트롤하는 디바이스를 선택하여 사용하게 되며, 또한 동축케이블(32)로 데이타를 송.수신한다.The network controller 26 selects and uses a device that controls the network according to which network is used, and also transmits and receives data through the coaxial cable 32.

버스 아비트레이션 로직부(24)는 CPU(10)와 네트워크 사이의 버스 사용을 허가할 수 있는 능력을 프로세서에 인가하여 램(25)에 두 프로세서가 동시에 억세스하는 것을 방지한다. 네트워크 콘트롤러(26)의 데이타를 동축케이블(32)로 보낼때 사용되는 코엑시블 인터페이스(27)는 동축케이블(32)과 네트워크 콘트롤러(26)가 직접 연결될 수 없기 때문에 양단간의 안전한 데이타 전송로를 구축하는데 필요한 디스이스로서 수행한다. 프로그램을 수행하기 위한 데이타 신호와 제어신호가 롬콘넥터(20)를 통해 롬 에뮬레이터 시키도록 상호 주고받는다. 상기 롬(13)에 메모리된 프로그램은 제2도에 도시한 플로우챠트와 같이 실행된다.The bus arbitration logic section 24 applies the ability to permit the use of the bus between the CPU 10 and the network to the processor to prevent both processors from simultaneously accessing the RAM 25. The coaxial interface 27 used to send data from the network controller 26 to the coaxial cable 32 has a secure data transmission path between both ends because the coaxial cable 32 and the network controller 26 cannot be directly connected. Run as a device to build. The data signal and the control signal for executing the program are exchanged with each other so as to emulate the ROM through the ROM connector 20. The program stored in the ROM 13 is executed as in the flowchart shown in FIG.

즉, 롬라이터를 사용하기 의해 사용자가 파워를 롬 라이터에 인가하면 CPU(10)는 롬(13)으로부터 데이타를 리드하여 초기화진단, 부트스트랩 및 주변 디바이스의 초기화를 실행(51)한다. 초기화시킨 CPU(10)는 롬 라이터의 기능을 수행하는데 필요한 파라메터들을 액정디스플레이(18)를 통해 사용자에게 물어본다. 그런다음 사용자는 키보드(19)를 통해 각종 파라메터를 입력(52)시켜 CPU(10)로 병렬 입.출력포트부(17)를 통해 보내면 CPU(10)는 그 콤멘드에 필요한 프로그램을 실행(53)하여 롬라이터 모우드로 세트되어진다.That is, when the user applies power to the ROM writer by using the ROM writer, the CPU 10 reads data from the ROM 13 to perform initialization diagnosis, bootstrap and initialization of the peripheral device (51). The initialized CPU 10 asks the user of the parameters necessary to perform the function of the ROM writer through the liquid crystal display 18. Then, the user inputs 52 various parameters through the keyboard 19 and sends them to the CPU 10 via the parallel input / output port unit 17. The CPU 10 executes a program necessary for the command (53). Set to the ROM writer mode.

이때 필요한 파라메터가 세트되어지고 메모리내에 필요한 프로그램이 내장(54)되어 있으면 키보드(19)를 통해 프로그램 모우드로 롬 라이터를 세트(55)시키고, 그렇지 않으면 미리 설정되어 있는 파라메터를 사용자가 변경시킬 필요가 있으면 액정디스플레이(18)를 통해 현재의 파라메터를 출력(57)시키면서 필요한 파라메터를 사용자가 키보우드(19)로 통하여 원하는 파라메터를 세트(58)시키고, 또한 키보우드(19)를 통해 들어온 새로운 파라메터를 CPU(10)가 메모리램(12)에 저장시킴과 동시에 그 콤멘드에 해당되는 프로그램을 실행(59)한 다음 다시 롬프로그래밍 과정(4)으로 리턴된다. 메모리 램(12)내에 실행시킬 프로그램이 없을 경우에는 다운로드 프로세서(60)를 실행하고, 업로드 프로세서를 실행(62)하고자 할때에는 업로드 프로세서를 실행(63)할 수 있도록 사용자가 필요에 따라 선택할 수 있도록 한다.At this time, if the necessary parameters are set and the necessary program is stored in the memory 54, the ROM writer is set 55 in the program mode through the keyboard 19. Otherwise, the user needs to change the preset parameters. If present, the current parameter is output (57) through the liquid crystal display (18) while the user needs to set the desired parameter (58) through the keyboard (19), and the new parameter entered through the keyboard (19). The CPU 10 stores the program in the memory RAM 12, executes 59 a program corresponding to the command, and returns to the ROM programming process 4 again. When there is no program to be executed in the memory RAM 12, the download processor 60 is executed. When the upload processor 62 is executed, the upload processor can be executed 63 so that the user can select it as necessary. do.

제3도는 메모리내에 필요한 프로그램을 호스트컴퓨터(미도시)로부터 다운로딩을 하기위한 플로우 챠트로서, 먼저 다운로딩에 필요한 네트워크 콘트롤러(26)의 파라메터를 CPU(10)가 세트(70)시킨 다음 네트워크 콘트롤러(26)가 ARP(Addres Resolution Protocal)를 확인(71)하여 그 ARP를 수신하지 못하면 호스트 컴퓨터(미도시)로부터 ARP를 수신하기 위하여 ARP리쿼스트 패캐트를 호스트컴퓨터에 전송(72)시키며, 그 호스트 컴퓨터(미도시)로부터 ARP리스폰스가 있을때까지 기다리다 나오면 다음 루틴을 실행(73)하도록 하고, 네트워크 콘트롤러(26)는 부트리드 리쿼스트 패캐트를 호스트 컴퓨터(미도시)에 전송(74)시켜 데이타를 수신할 준비가 되어 있음을 알려준 다음 상기 네트워크 콘트롤러(26)가 호스트 컴퓨터(미도시)로부터 1개의데이타 패캐트를 수신(75)하고 수신된 데이타를 체크한 네트워크 콘트롤러(26)는 그 데이타에 에러가 발생한 데이타이면 액정디스플레이(18)에 에러 메세지를 디스플레이(77) 한다음, 다우로디딩 서브루틴에서 빠져나오고(EXIT) 에러가 없는 데이타를 수신하면 네트워크 콘트롤러(26)는 호스트 컴퓨터(미도시)에 인식(Acknowlege) 패캐트를 전송(78)시킨다.3 is a flowchart for downloading a program necessary in a memory from a host computer (not shown). First, the CPU 10 sets 70 the parameters of the network controller 26 required for downloading, and then the network controller. (26) checks the Addres Resolution Protocol (ARP) (71) and if it does not receive the ARP, sends (72) an ARP request packet to the host computer to receive the ARP from the host computer (not shown), After waiting for an ARP response from the host computer (not shown), the next routine is executed (73), and the network controller 26 transmits (74) a bootread request packet to the host computer (not shown). The network controller 26 receives (75) one data packet from a host computer (not shown) and informs that it is ready to receive the data. The network controller 26 checks the error, if an error occurs in the data, displays an error message on the liquid crystal display 18, then exits the drouding subroutine (EXIT) and returns the data without error. Upon receipt, the network controller 26 sends 78 an acknowledgment packet to the host computer (not shown).

그런다음 호스트컴퓨터(미도시)가 인식 페캐트를 수신하면 다운로딩시킬 16진 화일을 전송함과 네트워크 콘트롤러(26)는 이 데이타를 자신의 메모리에 저장(79)시키고 CPU(10)에게 메모리내에 데이타가 수신되었음을 알려준다. 패캐트를 모두 수신 할때까지(75-80)의 루틴을 반복(80)하게 한다.Then, when the host computer (not shown) receives the recognition packet, it transmits the hexadecimal file to download and the network controller 26 stores this data in its memory (79) and instructs the CPU 10 in the memory. Indicates that data has been received. The routine is repeated (80) until all packets are received (75-80).

다음의 내용은 제4도에 도시한 바와 같이 롬모방(ROM EMULATOR)이 호스트 컴퓨터(미도시)에서 데이타를 전송시키고자 할때 업로딩 서브루틴에 대한 설명이다. 업로딩에 필요한 네트워크 콘트롤러(26)의 파라메터를 CPU(10)가 세트(90)시킨 다음 네트워크 콘트롤러(26)가 ARP를 확인(91)하여 수신하지 못하면 전술한(72)(73) 과정과 같으며, 이후 네트워크 콘트롤러(26)는 부트라이트 리쿼스트 패캐트를 호스트에 전송시켜 그 콘트롤러(26)가 데이타를 송신할 준비(94)가 되어 있음 호스트 컴퓨터(미도시)에 알려 준다음, 그 콘트롤러(26)는 패캐트를 호스트 컴퓨터에 전송시키고 호스트로부터 ACK신호가 있을때까지 계속 수행하다가 ACK신호수신하면 다음 루틴을 수행(95)한다. 네트워크 콘트롤러(26)는 블럭단위 번호와 함께 패캐트를 호스트에 전송(96)시키며, 다시 호스트 컴퓨터로부터 데이타를 수신했다는 ACK신호가 있을때까지 기다리고(97) 마지막 패캐트를 전송할때까지 (96-98) 루틴을 계속해서 수행(98)하는 것이다. 이상과 같은 루틴 수행을 완료하면 CPU(10)는 네트워크 콘트롤러(26) 자체 메모리(11)내의 데이타를 CPU(10) 메인 메모리램(3)로 전송시키고 액정디스플레이(18)를 통해 이상과 같은 루틴을 완료했음을 메세지로 디스플레이시킨다.The following is a description of the uploading subroutine when a ROM EMULATOR attempts to transfer data from a host computer (not shown), as shown in FIG. If the CPU 10 sets the parameters of the network controller 26 necessary for uploading and then the network controller 26 does not check (91) and receive the ARP, it is the same as the process (72) (73) described above. The network controller 26 then sends a bootlight request packet to the host, which informs the host computer (not shown) that the controller 26 is ready to send data (94). 26) transmits the packet to the host computer and continues until the ACK signal is received from the host, and performs the next routine when receiving the ACK signal (95). The network controller 26 sends a packet to the host with a block unit number (96), waits for an ACK signal indicating that data has been received from the host computer (97) and until the last packet is transmitted (96-98). (98) to continue the routine. Upon completion of the routine as described above, the CPU 10 transfers the data in the memory 11 of the network controller 26 to the main memory RAM 3 of the CPU 10 and the routine as described above through the liquid crystal display 18. Is displayed as a message that you have completed.

그러므로 사용자는 개발시스템의 롬 콘넥터에 롬 모방(ROM EMULATOR)의 콘넥터와 연결하여 롬 모방시스템을 이용할 수 있는 것이다. 이상 설명한 바와 같이 본 발명은 네트워크를 이용한 인터페이스(RS-232C) 보다 속도가 빠른 데이타 전송속도로 데이타를 다운로딩시키게하며, 네트워크와 연결된 어떠한 호스트 컴퓨터와도 롬라이터의 통신을 위한 롬프로그래밍이 가능한 시스템으로서 컴퓨터 분야에 획기적인 공헌을 할 수 있는 매우 유용한 발명인 것이다.Therefore, the user can use the ROM imitation system by connecting the ROM EMULATOR connector to the ROM connector of the development system. As described above, the present invention allows the downloading of data at a faster data transfer rate than a network-based interface (RS-232C), and a system capable of ROM programming for communication of ROM writers with any host computer connected to the network. It is a very useful invention that can make a significant contribution to the computer field.

Claims (2)

오실레이트(11)에서 시스템클럭을 제공받는 CPU(10)의 어드레스와 데이타버스는 램(12,25)과 롬(13), 타이머(14), 직렬식 입.출력디바이더(15), 병렬 입.출력포트부(8,16), 버퍼(23)와 공통적으로 연결되며, 또한 CPU(10)의 콘트롤 버스는 상기 타이머(14), 직렬식 입.출력 디바이더(15), 병렬 입.출력 포트부(16), 버스 아비트레이션 로직부(24)와 상호 연결시키며, 병렬 입.출력포트부(17)에는 롬콘넥터(20)와 주고받을 수 있도록 버스로 연결됨과 동시에 액정디스플레이(18)와 키보드(19)라인을 연결하고, 다른 병렬 입.출력포트부(16)에는 버퍼(29)를 통해 프린트 채널을 수용하는 병렬기(PARALLEL)를 연결하며, 상기 직렬식 입.출력 디바이더(15)에는 버퍼(28)를 통해 모뎀의 접속 인터페이스(30)를 포함하고, 버스 아비트레이션로직부(24)중심으로 램(25)과 버퍼(23) 및 네트워크 콘트롤러(26)를 상호 버스로 연결한 램(25)에는 네트워크 콘트롤러(26)로부터 데이타 버스 및 어드레스 버스를 수용하고, 상기 네트워크 콘트롤러(26)에는 네트워크 동축케이블(32)을 직접 연결할 수 없기 때문에 코액시블 인터페이스(27)를 통해 양단간의 안전한 데이타전송로를 구성됨을 특징으로 하는 네트워크 다운로딩 방식의 롬 에물레이터.The address and data bus of the CPU 10, which receives the system clock from the oscillate 11, includes the RAMs 12 and 25, the ROM 13, the timer 14, the serial I / O divider 15, and the parallel I / O. Commonly connected to the output port (8, 16), buffer 23, the control bus of the CPU 10 is the timer (14), serial input and output divider (15), parallel input and output port The unit 16 and the bus arbitration logic unit 24 are interconnected, and the parallel input / output port unit 17 is connected to the bus so as to exchange with the ROM connector 20 and at the same time, the liquid crystal display 18 and the keyboard. (19) a line is connected, and another parallel input / output port unit 16 is connected to a parallel device (PARALLEL) for receiving a print channel through a buffer 29, and to the serial input / output divider 15 The buffer 25 includes a connection interface 30 of the modem, and the RAM 25, the buffer 23 and the network controller in the center of the bus arbitration logic 24. The RAM 25 having the buses 26 connected to each other receives a data bus and an address bus from the network controller 26, and the network coaxial cable 32 cannot be directly connected to the network controller 26. The ROM downloading emulator of the network downloading method characterized in that a secure data transmission path between the two ends is configured through the sable interface (27). 제1항에 있어서, 네트워크 콘트롤러(26)에 의한 쌍방향 데이타 전송됨을 특징으로 하는 네트워크 다운로딩 방식의 롬 에물레이터.2. The ROM downloading emulator of claim 1, wherein data is sent bidirectionally by the network controller (26).
KR1019890020692A 1989-12-31 1989-12-31 Rom emulator with network downloading scheme KR920006277B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890020692A KR920006277B1 (en) 1989-12-31 1989-12-31 Rom emulator with network downloading scheme

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890020692A KR920006277B1 (en) 1989-12-31 1989-12-31 Rom emulator with network downloading scheme

Publications (2)

Publication Number Publication Date
KR910012916A KR910012916A (en) 1991-08-08
KR920006277B1 true KR920006277B1 (en) 1992-08-03

Family

ID=19294739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890020692A KR920006277B1 (en) 1989-12-31 1989-12-31 Rom emulator with network downloading scheme

Country Status (1)

Country Link
KR (1) KR920006277B1 (en)

Also Published As

Publication number Publication date
KR910012916A (en) 1991-08-08

Similar Documents

Publication Publication Date Title
US4490788A (en) Well-logging data processing system having segmented serial processor-to-peripheral data links
US5109484A (en) Self configuring terminal which polls loop network and generates list of connected devices for use in selectively downloading control programs
US5063494A (en) Programmable data communications controller
US4562533A (en) Data communications system to system adapter
KR920003833B1 (en) Communication processing method and device therefor
US5265005A (en) Processor for a programmable controller
US4751634A (en) Multiple port communications adapter apparatus
CA1241766A (en) Communication controller using multiported random access memory
JPH056945B2 (en)
US20030131136A1 (en) Method and apparatus for emulating an OS-supported communication device to enable remote debugging
EP0155443B1 (en) Microocomputer data processing systems permitting bus control by peripheral processing devices
JPH03292029A (en) Communication communicating through circuit net and station thereof
US5212631A (en) Programmable controller processor module having multiple program instruction execution sections
JPH0218742B2 (en)
WO2022267303A1 (en) Serial port control system based on complex programmable logic device (cpld) and communication method therefor
KR920006277B1 (en) Rom emulator with network downloading scheme
EP0270896B1 (en) Data link and method of transferring data for personal computer system
EP0473086B1 (en) Processor for a programmable controller
KR920007948B1 (en) Rom writer
JPH0522365A (en) Communication processor
Cisco Configuring the 4T+ Interfaces
EP0473279B1 (en) Communication control apparatus for computing systems
KR100272012B1 (en) Module apparatus of mpc860 processor
JPS6298444A (en) Data communication system
KR920005234B1 (en) System network architecture converter system

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950729

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee