KR920006149B1 - Moving adaption succeeding scanning circuit for tv - Google Patents

Moving adaption succeeding scanning circuit for tv Download PDF

Info

Publication number
KR920006149B1
KR920006149B1 KR1019880017817A KR880017817A KR920006149B1 KR 920006149 B1 KR920006149 B1 KR 920006149B1 KR 1019880017817 A KR1019880017817 A KR 1019880017817A KR 880017817 A KR880017817 A KR 880017817A KR 920006149 B1 KR920006149 B1 KR 920006149B1
Authority
KR
South Korea
Prior art keywords
output
adder
signal
delay circuit
frame
Prior art date
Application number
KR1019880017817A
Other languages
Korean (ko)
Other versions
KR900011242A (en
Inventor
조현덕
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019880017817A priority Critical patent/KR920006149B1/en
Publication of KR900011242A publication Critical patent/KR900011242A/en
Application granted granted Critical
Publication of KR920006149B1 publication Critical patent/KR920006149B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

The scanning circuit extracts brightness and color signal from video signal to detect movement signal and converts interlaced scanning to sequential scanning using the movement signal. The circuit includes a comb filter (12) for extracting brightness and color signal, a frame difference detector (13) for detecting brightness difference of frames from field brightness data (Yf), a field difference detector (14) for detecting brightness difference of fields from field brightness data, a level comparator (15) for comparing output signals of the field and the frame brightness difference detector, a mixer (16) for mixing comb output signal, a sequential scanning signal generator (17) for generating sequential scanning signal according to the output signal of the mixer, and a level controller (18) for controlling ratio of the mixer and for generating scanning control signal.

Description

텔레비젼 수상기에 있어서 운동적응 순차주사회로As a television adaptation sequential sequencing

제1도는 본 발명에 따른 블럭도.1 is a block diagram according to the present invention.

제2도는 본 발명에 따른 제1도의 콤필터(12)의 구체회로도.2 is a specific circuit diagram of the comb filter 12 of FIG. 1 according to the present invention.

제3도는 본 발명에 따른 제2의 저역통과필터(217) 및 고역통과필터(216)의 출력 특성도.3 is an output characteristic diagram of a second low pass filter 217 and a high pass filter 216 according to the present invention.

제4도는 본 발명에 따른 제1도의 프레임차분감지기(l3)의 구체회로도.4 is a detailed circuit diagram of the frame difference detector 13 of FIG. 1 according to the present invention.

제5도는 본 발명에 따른 제1도의 필드차분감지기(14)의 구체회로도.5 is a detailed circuit diagram of the field difference detector 14 of FIG. 1 according to the present invention.

제6도는 본 발명에 따른 제1도의 믹스레벨제어기(18)의 출력 특성도.6 is an output characteristic diagram of the mix level controller 18 of FIG. 1 according to the present invention.

제7도는 본 발명에 따른 제1도의 믹스(16)의 구체회로도.7 is a concrete circuit diagram of the mix 16 of FIG. 1 in accordance with the present invention.

제8도는 본 발명에 따른 제1도의 순차주사신호출력기(17)의 구체회로도.8 is a detailed circuit diagram of the sequential scan signal output unit 17 of FIG. 1 according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 아나로그/디지탈변환기 12 : 콤필터11: analog / digital converter 12: comb filter

13 : 프레임차분감지기 14 : 필드차분감지기13: frame difference detector 14: field difference detector

15 : 레벨비교기 16 : 믹서15: level comparator 16: mixer

17 : 순차주사신호출력기 18 : 믹스레벨제어기17: Sequential scan signal output 18: Mix level controller

본 발명은 텔레비젼 수상기에 있어서 순차주사회로에 관한 것으로, 특히 비디오 신호에서 휘도/칼라(Y/C)를 분리하여 운동신호를 검출하고, 상기 검출신호에 의해 순차신호를 추출해내는 운동적응 순차주사회로에 관한 것이다.The present invention relates to a sequential scanning furnace in a television receiver. In particular, the present invention relates to a sequential scanning circuit that detects a motion signal by separating luminance / color (Y / C) from a video signal and extracts a sequential signal by the detected signal. It is about.

TV방송이 시작되면서 보다 개선된 화면을 전송하여 보다 좋은 화질을 보려는 노력이 시작되었다. 그 첫 일보로 혹백 TV에서 칼라 TV로 진보했고, 또한 음성다중 TV, 텔레텍스트 등이 등장했다. 여기서 또 하나의 진보방향이 보다 고화질의 TV를 만들어내는 것이다. 이러한 노력에 의하여 탄생된 개념이 차세대TV(A-TV)인대, 상기 차세대 TV에서의 주요한 기술의 관점이 Y/C분리 및 비월주사에서 순차주사시의 운동보상이다.As TV broadcasting began, efforts were made to see better image quality by transmitting better screens. In its first day, it has evolved from a humpback TV to a color TV, and also voice multi-TV and teletext. Another step forward is to produce higher quality TVs. The concept created by this effort is the next generation TV (A-TV), and the main technical point of view of the next generation TV is the motion compensation of sequential scanning in Y / C separation and interlaced scanning.

이 기술적인 노력은 1970년대 초 일본 NHK의 HD-TV를 시발점으로 하여 유럽의 MAC시스템, 미국의 AC-TV(Advanced Compatible-TV)등으로 나타났으나, 일본 NHK의 HD-TV, 유럽 MAC방식 등은 Y/C분리하여 전송하는 것을 택하여 있고, 미국의 AC-TV, 일본의 ED-TV 등은 현 칼라 TV와 호환성을 가지는 시스템으로 이 시스템에서는 Y/C분리 및 순차주사로의 전환은 불가피하다. 그래서 현 칼라 시스템과 호환성을 가지는 차세대 TV시스템에서는 이 기술의 진보에 관심을 기율이고 있다.This technical effort started with HD-TV of NHK in Japan in the early 1970s, and appeared as European MAC system and Advanced Compatible-TV (AC-TV) in USA, but Japanese HDK and European MAC method of NHK in Japan For example, AC / TV in Japan and ED-TV in Japan are compatible with current color TV. In this system, Y / C separation and sequential scanning are not possible. Inevitable Therefore, the next generation TV system that is compatible with the current color system is drawing attention to the advancement of this technology.

따라서 본 발명의 목적은 차세대 텔레비젼 수상기에 적용할 수 있는 회로를 제공함에 있다.It is therefore an object of the present invention to provide a circuit applicable to the next generation television receiver.

본 발명의 다른 목적은 기존 NTSC의 신호를 휘도/칼라신호로 분리한 후 운동적응 보상하여 비월주사를 순차주사로 변환하여 출력시키는 회로를 제공함에 있다.Another object of the present invention is to provide a circuit for converting interlaced scans into sequential scans by separating motion signals of a conventional NTSC into luminance / color signals and compensating for motion.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다. 제1도는 본 발명에 따른 블록도로서, 영상합성동기신호를 디지탈 데이타로 변환하는 아나로그/디지탈변환기(11)와, 상기 아나로그/디지탈변환기(11)의 출력 데이타를 받아 주파수 스펙트럼으로 필터링하여 프레엄, 필드별로 칼라와 휘도신호를 분리하는 콤필터(12)와, 상기 콤필터(12)의 필드분의 휘도 데이타로부터 프레임의 차분을 감지하는 프레임차분감지기(13)와, 상기 콤필터(l2)의 필드분의 휘도 데이타로부터 필드의 차분을 감지하는 필드차분감지기(14)와, 상기 프레임 필드차분감지기(13, 14)의 양 감지된 출력의 레벨 비교하는 레벨비교기(15)와, 상기 콤필터(12)의 출력되는 프레임 및 필드의 콤출력을 소정 배분비로 가지면서 믹싱하는 믹서(16)와, 상기 믹서(16)의 출력을 제어에 의해 순차 주사신호를 발생하는 순차주사신호출력기(17)와, 상기 레벨비교기(15)의 출력을 함수적으로 변환하여 상기 믹서(16)의 배분비 결정 제어신호와 순차주사신호출력기(17)의 순차주사 신호발생용 제어신호를 발생하는 믹스레벨제어기(18)로 구성된다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. FIG. 1 is a block diagram according to the present invention, which receives the output data of the analog / digital converter 11 and the analog / digital converter 11 for converting an image synthesized synchronization signal into digital data, and filters them by frequency spectrum. A comb filter 12 for separating color and luminance signals for each frame and field, a frame difference detector 13 for detecting a difference between frames from luminance data for fields of the comb filter 12, and the comb filter ( a field difference detector 14 for detecting a field difference from the luminance data for the field of l2), a level comparator 15 for comparing the level of the sensed outputs of the frame field difference detectors 13 and 14, and A mixer 16 for mixing the comb output of the comb filter 12 and the comb output of the comb filter 12 at a predetermined distribution ratio, and a sequential scan signal generator for generating a sequential scan signal by controlling the output of the mixer 16 ( 17) and the level ratio And a mix level controller 18 that converts the output of the unit 15 functionally to generate a distribution ratio determination control signal of the mixer 16 and a sequential scan signal generation control signal of the sequential scan signal output unit 17. do.

제2도는 본 발명에 따른 제1도의 콤필터(12)의 구제회로도로서, 상기 아나로그/디지탈변환기(11)의 출력단(111a)을 제 1가산기(23), 1H지연회로(21), 제 3 가산기(27), 제 6 가산기(212), 제 1감산기(211) 및 525H지연회로(29)의 입력단에 연결하며, 상기 출력단(111a)의 출력을 1H지연하는 1H지연회로(21)와, 상기 출력단(111a)의 출력을 525H지연하는 525H지연회로(29)와, 상기 1지연회로(21)의 출력을 1H지연하는 1H지연회로(22)와, 상기 1H지연회로(22)의 출력과 출력단(111a)의 출력을 가산하는 제1가산기(23)와, 상기 1H지연회로(22)의 출력과 출력단(111a)의 출력을 가산하는 제3가산기(27)와, 상기 제3가산기(27)의 출력을 1/2증폭하는 1/2증폭기(28)와, 상기 출력단(111a)의 출력을 525H지연하는 525H지연회로(29)와, 상기 525H지연회로(29)의 출력과 상기 출력단(111a)의 출력을 감산하여 프레임분의 칼라신호를 출력하는 제1감산기(211)와, 상기 출력단(111a)의 출력과 상기 525H지연회로(29)의 출력을 가산하여 프레임분의 휘도신호를 출력하는 제6가산기(212)와, 상기 제1가산기(23)의 출력을 -1/2로 증폭하는 -1/2증폭기(24)와, 상기 -1/2증폭기(24)의 출력과 상기 1H지연회로(21)의 출력을 가산하는 제2가산기(25)와, 상기 제2가산기(25)의 출력을 -1/2증폭하는 1/2증폭기(26)와, 상기 1H지연회로(21)의 출력과 상기 1/2증폭기(28)의 출력을 가산하는 제4가산기(213)와, 상기 제4가산기(213)의 출력을 1/2증폭하는1/2증폭기(214)와, 상기 제2분주기(26)의 출력을 저역필터링하는 저역통과필터(216)와, 상기 제2분주기(26)의 출력을 대역필터링하여 필드분의 칼라신호를 출력하는 대역통과필터(217)와, 상기 1/2증폭기(214)의 출력과 상기 저역통과필터(216)의 출력을 가산하여 필두분의 휘도신호를 출력하는 제5가산기(215)로 구성된다.FIG. 2 is a circuit diagram of the comb filter 12 of FIG. 1 according to the present invention. The output stage 111a of the analog / digital converter 11 is connected to the first adder 23, the 1H delay circuit 21, and FIG. 3H adder 27, 6th adder 212, first subtractor 211, and 1H delay circuit 21 for delaying the output of the output terminal 111a by 1H, connected to the input terminal of the 525H delay circuit 29; A 525H delay circuit 29 for delaying the output of the output terminal 111a by 525H, a 1H delay circuit 22 for delaying the output of the first delay circuit 21 by 1H, and an output of the 1H delay circuit 22 And a first adder 23 for adding the output of the output terminal 111a, a third adder 27 for adding the output of the 1H delay circuit 22 and the output of the output terminal 111a, and the third adder ( A half amplifier 28 that amplifies the output of 27), a 525H delay circuit 29 that delays the output of the output terminal 111a by 525H, an output of the 525H delay circuit 29, and the output stage. Subtract the output of 111a for frame A first subtracter 211 for outputting a Ra signal, a sixth adder 212 for outputting a luminance signal for a frame by adding an output of the output terminal 111a and an output of the 525H delay circuit 29, and A -1/2 amplifier 24 which amplifies the output of the first adder 23 to -1/2, and adds the output of the -1/2 amplifier 24 and the output of the 1H delay circuit 21; A second adder 25, a 1/2 amplifier 26 that amplifies the output of the second adder 25 by -1/2, an output of the 1H delay circuit 21 and the 1/2 amplifier 28 A fourth adder 213 that adds the output of the "), a 1/2 amplifier 214 that amplifies the output of the fourth adder 213, and an output of the second divider 26. A low pass filter 216 for filtering, a band pass filter 217 for band-filtering the output of the second divider 26 and outputting color signals for the field, and an output of the 1/2 amplifier 214 And the luminance of the first peak by adding the output of the low pass filter 216. It is composed of a fifth adder (215) for outputting the call.

제3도는 본 발명에 따른 제2도의 저역통과필터(216) 및 고역통과필터(217)의 출력 특성도로서, (3a)는 저역통과필터(216)의 출력 특성도이고, (3b)는 고역통과필터(217)의 출력특성도이다.3 is an output characteristic diagram of the low pass filter 216 and the high pass filter 217 of FIG. 2 according to the present invention, where 3a is an output characteristic diagram of the low pass filter 216, and 3b is a high pass characteristic diagram. This is an output characteristic diagram of the pass filter 217.

제4도는 본 발명에 따른 제1도의 프레임차분감지기(13)의 구체회로도로서, 상기 콤필터(12)의 출력단(112c)을 525H지연회로(411)와 제 2 감산기(412)의 입력단에 연결하여 525H지연하는 525H지연회로(411)와, 상기 525H지연회로(411)의 출력과 상기 출력단(112c)을 감산하는 제2감산기(412)와, 상기 제2감산기(412)의 출력을 절대치로 취하는 절대치기(413)와, 상기 절대치기(413)의 출력을 저역통과필터링하여 프레임차분을 감지하는 저역통과필터(414)로 구성된다.4 is a detailed circuit diagram of the frame difference detector 13 of FIG. 1 according to the present invention, in which an output terminal 112c of the comb filter 12 is connected to an input terminal of a 525H delay circuit 411 and a second subtractor 412. 525H delay circuit 411, 525H delay circuit 411, the second subtractor 412, and the output of the second subtractor 412, which subtracts the output stage 112c. A low pass filter 414 which detects a frame difference by low pass filtering the output of the absolute stroke 413.

제5도는 본 발명에 따른 제1도의 필드차분감지기(14)의 구체회로도로서, 상기 콤필터(12)의 출력단(112C)을 252H지연회로(511)와 제 7 가산기(515)의 입력단에 연결하여 262H지연하는 262H지연회로(511)와, 상기 262H지연회로(511)의 출력을 1H지연하는 1H지연회로(5l2)와, 상기 262H지연회로(511)의 출력과 상기 1H지연희로(512)의 출력을 가산하는 제8가산기(513)와, 상기 제8가산기(513)의 출력을 -1/2로 증폭하는 -1/2증폭기(514)와, 상기 -1/2증폭기(514)의 출력과 출력단(112c)의 출력을 가산하는 제7가산기(515)와, 상기 제7가산기(515)의 출력을 절대치로 취하는 절대치기(516)와, 상기 절대치기(516)의 출력을 저역필터링하여 필드차분감지신호를 발생하는 저역통과필터(517)로 구성된다.FIG. 5 is a detailed circuit diagram of the field difference detector 14 of FIG. 1 according to the present invention. The output terminal 112C of the comb filter 12 is connected to the input terminals of the 252H delay circuit 511 and the seventh adder 515. The 262H delay circuit 511 to delay 262H, the 1H delay circuit 5l2 to delay the output of the 262H delay circuit 511, and the output of the 262H delay circuit 511 and the 1H delay circuit 512. Of an eighth adder 513 that adds the output of the < RTI ID = 0.0 > 8-2 < / RTI > amplifier 514 to amplify the output of the eighth adder 513 to -1/2, and the -1/2 amplifier 514 Low-pass filtering the seventh adder 515 that adds the output and the output of the output terminal 112c, the absolute value 516 taking the output of the seventh adder 515 as an absolute value, and the output of the absolute value 516. And a low pass filter 517 for generating a field differential detection signal.

제6도는 본 발명에 따른 제1도의 믹스레벨제어기(18)의 변환특성도로서, (6A)는 레벨이 최대 2/10일때, Y=3X에 의해 변환된 예이고, (6B)는

Figure kpo00001
일때, Y=X+0.4에 의해 변환된 예이며, (6C)는
Figure kpo00002
일때
Figure kpo00003
에 의해 변환된 예이다.FIG. 6 is a conversion characteristic diagram of the mix level controller 18 of FIG. 1 according to the present invention, where 6A is an example converted by Y = 3X when the level is 2/10 at maximum.
Figure kpo00001
Where Y = X + 0.4, and (6C) is
Figure kpo00002
when
Figure kpo00003
This is an example converted by.

제7도는 본 발명에 따른 제1도의 믹스(16)의 구체회로도로서, 콤필터(12)의 휘도필드, 프레임신호 출력단(112c, 112d)를 감산기(711) 및 가산기(715)의 입력단에 연결하고, 칼라필드, 프레임신호 출력단(112a, 112b)을 감산기(712) 및 가산기(716)의 입력단에 연결하여 상기 휘도필드 프레임신호 출력단(112c, 112d)의 입력을 감산하는 감산기(711)와, 상기 칼라필드, 프레임신호 출력단(112a, 112b)의 입력을 감산하는 감산기(712)와, 상기 감산기(711, 712)의 각 출력과 믹스레벨제어기(18)의 출력단(18a)의 출력을 각 곱셈하는 곱셈기(713, 714)와, 상기 곱셈기(713, 7l4)의 출력과 상기 휘도/칼라 프레임단(112d, 112b)의 입력을 가산하여 휘도(Y) 및 칼라(C)신호를 발생하는 가산기(715, 716)로 구성된다.7 is a detailed circuit diagram of the mix 16 of FIG. 1 according to the present invention, which connects the luminance field of the comb filter 12 and the frame signal output terminals 112c and 112d to the input terminals of the subtractor 711 and the adder 715. A subtractor 711 which connects the color field and frame signal output terminals 112a and 112b to the input terminals of the subtractor 712 and the adder 716 to subtract the input of the luminance field frame signal output terminals 112c and 112d; A subtractor 712 subtracts the inputs of the color field and frame signal output terminals 112a and 112b, and each output of the subtractors 711 and 712 and the output of the output terminal 18a of the mix level controller 18, respectively. An adder for generating luminance (Y) and color (C) signals by adding multipliers (713, 714) and the outputs of the multipliers (713, 7l4) and the inputs of the luminance / color frame stages (112d, 112b); 715, 716).

제8도는 본 발명에 따른 제1도의 순차주사신호출력기(17)의 구제회로도로서, 상기 믹서(16)의 휘도(C)및 칼라(C)단이 1H지연회로(811, 817)와 가산기(812, 818)의 입력단에 연결하고 믹스레벨제어기(18)의 출력단(18b)을 곱셈기(815)의 입력단에 연결하여 휘도(C)단의 입력 1H지연하는 1H지연회로(811)와, 상기 1H지연회로(811)의 출력을 262H지연하는 262H지연회로(813)와, 상기 1H지연회로(811)의 출력과 휘도(C)의 입력을 가산하는 가산기(812)와, 상기 가산기(812)의 출력과 상기 262H지연회로(813)의 출력을 감산하는 감산기(814)와, 상기 감산기(814)의 출력과 믹스제어신호단(18b)의 입력을 곱셈하는 곱셈기(815)와, 상기 곱셈기(815)의 출력과 상기 가산기(812)의 출력을 가산하여 순차휘도(Y')를 발생하는 가산기(816)와, 상기 믹서(16)의 칼라(C)단의 신호를 1H지연하는 1H지연회로(817)와, 상기 1H지연회로(817)의 출력과 상기 칼라(C)의 입력을 가산하는 가산기(818)와, 상기 가산기(818)의 출력 1/2증폭하여 순차칼라(C')를 발생하는 1/2증폭기(819)로 구성된다.8 is a relief circuit diagram of the sequential scan signal output unit 17 of FIG. 1 according to the present invention, wherein the luminance C and color C stages of the mixer 16 include 1H delay circuits 811 and 817 and an adder ( 1H delay circuit 811 connected to the input terminals 812 and 818, and the output stage 18b of the mix level controller 18 to the input terminal of the multiplier 815 to delay the input of the luminance C stage by 1H. The 262H delay circuit 813 for delaying the output of the delay circuit 811H, the adder 812 for adding the output of the 1H delay circuit 811 and the input of luminance C, and the adder 812 A subtractor 814 for subtracting an output from the output of the 262H delay circuit 813, a multiplier 815 for multiplying the output of the subtractor 814, and the input of the mix control signal stage 18b, and the multiplier 815 The adder 816 generates a sequential luminance Y 'by adding the output of the adder 812 and the output of the adder 812, and a 1H delay circuit for delaying the signal at the color C end of the mixer 16 by 1H. 817, and An adder 818 that adds the output of the 1H delay circuit 817 and the input of the color C, and a 1/2 that amplifies the output 1/2 of the adder 818 to generate a sequential color C '. It consists of an amplifier 819.

따라서 본 발명의 구체적 일실시예를 제1-8도를 참조하여 상세히 설명하면, 합성 비디오신호가 A/D변화기(11)을 거치면 상사신호가 계수신호로 바뀐다. 이 계수신호는 콤필터(12)에 입력된다. 상기 콤필터(12)에 입력된 신호는 제2도의 콤필터회로에서와 같아 C필드, Y필드, Y프레임, C프레임의 신호로 출력단(112a-112d)으로 출력된다.Therefore, a specific embodiment of the present invention will be described in detail with reference to FIGS. 1 to 8, when the synthesized video signal passes through the A / D converter 11, the analog signal is changed into a count signal. This count signal is input to the comb filter 12. The signal input to the comb filter 12 is output to the output terminals 112a to 112d as signals of the C field, the Y field, the Y frame, and the C frame as in the comb filter circuit of FIG.

제2도의 콤필터(12)의 동작은 다음과 같다. 입력된 계수 비디오신호는 먼저 1H지연회로(21), 1H지연회로(22)를 거치게 되는데, 지연기를 거치지 않은 신호와 1H지연회로(22)를 거친 신호는 제1가산기(23)을 통하여 가산된 다음 -1/2증폭기(24)를 거쳐 제2가산기(25)에 입력되고, 상기 1H지연회로(21)를 거친 신호도 제2가산기(25)에 입력되어 가산된 다음 1/2증폭기(26)를 거쳐 저역통과필터(216)와 대역통과필터(217)에 입력된다. 또한 계수 비디오신호는 제3가산기(27)에 입력되는데 상기 제3가산기(27)은 상기 1H지연회로(22)를 거친신호와 가산을 하여 1/2증폭기(26)에서 1/2증폭시킨 다음 제4가산기(213)에 입력된다.The operation of the comb filter 12 in FIG. 2 is as follows. The input coefficient video signal is first passed through the 1H delay circuit 21 and the 1H delay circuit 22. The signal not passing through the delay and the signal passed through the 1H delay circuit 22 are added through the first adder 23. Next, the signal is inputted to the second adder 25 via the -1/2 amplifier 24, and the signal passed through the 1H delay circuit 21 is also added to the second adder 25, and then added. The low pass filter 216 and the band pass filter 217 are input to the low pass filter 216. In addition, the counting video signal is input to the third adder 27. The third adder 27 adds the signal through the 1H delay circuit 22 and amplifies it 1/2 in the 1/2 amplifier 26. It is input to the fourth adder 213.

제4가산기(213)는 상기 1H지연회로(21)의 출력과 상기 1/2증폭기(28)의 출력을 가산한 다음 출력되는데 이 출력은 1/2증폭기(28)를 거쳐 제5가산기(215)에 입력된다The fourth adder 213 adds the output of the 1H delay circuit 21 and the output of the 1/2 amplifier 28 and then outputs the output, which is output through the 1/2 amplifier 28 and the fifth adder 215. It is input to

제5가산기(215)는 저역통과필터(216)를 거친 신호와 1/2증폭기(214)를 거친 신호를 가산하여 Y필드신호를 출력한다. 또한 대역통과필터(217)를 거친 신호는 C필드신호를 출력한다.The fifth adder 215 adds the signal passed through the low pass filter 216 and the signal passed through the 1/2 amplifier 214 to output the Y field signal. In addition, the signal passing through the band pass filter 217 outputs a C field signal.

한편, 계수 비디오신호는 525H지연회로(29)와 감산기(211), 제 5 가산기(212)에 입력되는데, 상기 감산기(211)는 525H지연회로(29)를 거친 신호와 감산하여 C필드신호를 출력하고 제6가산기(212)는 525H지연회로(29)를 거친 신호와 가산하여 Y프레임 신호를 출력한다.On the other hand, the coefficient video signal is input to the 525H delay circuit 29, the subtractor 211, and the fifth adder 212. The subtractor 211 subtracts the C field signal by subtracting the signal from the 525H delay circuit 29. The sixth adder 212 outputs the Y frame signal by adding the signal through the 525H delay circuit 29.

대역통과필터(217)은 C신호의 대역이 2MHZ∼4.2MHZ이므로 그 부분의 대역만 통과시키기 위한 것이고, 저역통과필터(2l6)는 Y대역이 0-2MHZ까지의 성분을 통과시키기 위한 것이다. 이 저역통과필터(216)를 통하여 출력되는 신호를 제5가산기(215)를 통하여 입력시키는 이유는 Y저역 부분에서 마치 콤필터(12)에 의하여 C신호로 인식하여 제거된 부분을 보완하기 위한 것이다.The band pass filter 217 is for passing only the band of the part because the band of the C signal is 2MHZ to 4.2MHZ, and the low pass filter 2116 is for passing the component from the Y band to 0-2MHZ. The reason for inputting the signal output through the low pass filter 216 through the fifth adder 215 is to compensate for the portion removed and recognized as the C signal by the comb filter 12 in the Y low pass portion. .

제3도(3a)(3b)는 저역통과필터(216)와 고역통과필터(217)의 특성을 나타낸 것이다. Y필드, C필드신호와 Y프레임, C프레임신호의 차이점은 Y필드, C필드신호는 수평수직의 2차원 필터를 거쳐 출력된 것이고, Y필드프레임, C프레임신호는 시간축으로 필터된 신호이다. 이 시간축으로 필터된 신호는 운동부분의 신호를 보완하기 위해 쓰여진다.3A and 3B show characteristics of the low pass filter 216 and the high pass filter 217. The difference between the Y field and C field signals and the Y frame and C frame signals is that the Y field and C field signals are output through a horizontal and vertical two-dimensional filter, and the Y field and C frame signals are signals filtered along the time axis. This time-filtered signal is used to complement the signal in the motion part.

콤필터(12)의 출력은 프레임차분감지기(13)과 필드차분감지기(14)에 입력되는데, 상기 프레임차분감지기(13)와 필드차분감지기(14)의 동작은 다음과 같다.The output of the comb filter 12 is input to the frame difference detector 13 and the field difference detector 14, and the operation of the frame difference detector 13 and the field difference detector 14 is as follows.

제 4 도의 프레임차분감지기(13)의 동작은 출력단(112c)으로부터 입력단 Y필드신호가 525H지연회로(411)를 거친 신호와 거치지 않은 신호를 제2감산기(412)에서 서로 감산하여 절대치기(413)를 거쳐 저역통과필터(414)를 거쳐 출력된다.The operation of the frame difference detector 13 of FIG. 4 is performed by the second subtractor 412 subtracting the signal from the output terminal 112c from the input terminal Y field signal passing through the 525H delay circuit 411 and the signal not passing through the second subtractor 412. Is output through the low pass filter 414.

상기 절대치기(413)는 -신호를 +신호로 만들어주고 저역통과필터(414)는 고접점제거를 위해 필요하다. 상기 프레임차분감지기(13)는 프레임간의 운동을 감지한다The absolute stroke 413 makes the negative signal a positive signal and the low pass filter 414 is required for high contact removal. The frame difference detector 13 detects motion between frames.

제5도에 구체적으로 도시한 필드차분감지기(14)는 필드간의 운동을 감지하는 것으로 동작은 다음과 같다. 필드차분감지기(14)에 입력된 출력단(112c)신호는 262H지연회로(512)를 더 거친 신호, 역시 제8가산회로기(513)에 입력된다. 상기 신호는 가산되어 -1/2증폭기(514)를 거친 다음 제7가산기(515)에서 가산된 다음 절대치기(516)와 저역통과필터(517)를 거친 다음 출력된다. 상기 절대치기(516)와 저역통과필터(517)를 거친 상기 제4도의 절데치기(413), 저역통과필터(414)와 같은 역할을 한다.The field difference detector 14 shown in FIG. 5 specifically detects the movement between the fields. The operation is as follows. The output terminal 112c signal input to the field difference detector 14 is input to the signal further passing through the 262H delay circuit 512, and also to the eighth addition circuit 513. The signal is added, passed through the -1/2 amplifier 514, added by the seventh adder 515, and then output after passing through the absolute stroke 516 and the low pass filter 517. It functions as a cutout 413 and a low pass filter 414 of FIG. 4 passing through the absolute stroke 516 and the low pass filter 517.

필드차분감지기(14) 출력신호와 프레임차분감지기(13) 출력신호는 레벨비교기(15)에 입력되는데, 상기 레벨비교기(15)는 두 신호증 콘 신호를 취하여 출력된다. 상기 레벨비교기(15)를 지난 신호는 믹스레벨제어기(18)에 입력되는데, 상기 제어레벨은 제6도와 같이 변환되게 된다. 그 변환식은 레벨최대의 2/10일때는 Y=3X의 식에 의해 변환되고(6A),

Figure kpo00004
일때는 Y=X+0.4(6B),
Figure kpo00005
일때는
Figure kpo00006
(6C)의 식에 의해 변환된다.The field difference detector 14 output signal and the frame difference detector 13 output signal are input to the level comparator 15. The level comparator 15 takes two signal enhancement cone signals and outputs them. The signal passing through the level comparator 15 is input to the mix level controller 18, and the control level is converted as shown in FIG. The conversion equation is converted by the equation Y = 3X when 2/10 of the level maximum (6A),
Figure kpo00004
Is Y = X + 0.4 (6B),
Figure kpo00005
When
Figure kpo00006
It is converted by the formula of (6C).

상기 믹스레벨제어기(18)의 출력은 믹서(16)에 입력되는데, 이 신호는 제7도와 같은 믹서(16)을 거치게 된다. 여기에 믹싱되기 위해 입력되는 신호는 콤필터(12)의 출력단(112a-112d)의 출력인 Y필드, Y프레임, C필드, C프레임이다. Y신호 처리과정과 C신호 처리과정이 같기 때문에 Y신호 처리과정만 설명한다.The output of the mix level controller 18 is input to the mixer 16, and this signal passes through the mixer 16 as shown in FIG. The signals input to be mixed here are Y fields, Y frames, C fields, and C frames which are outputs of the output ends 112a-112d of the comb filter 12. Since the Y signal processing and the C signal processing are the same, only the Y signal processing will be described.

Y필드신호와 Y프레임신호는 감산기(711)를 거쳐 곱셈기(713)에 입력되는데, 상기에서 곱셈되는 것은 믹스제어신호단(8a)의 입력값이 곱셈되어 가산기(715)에 입력된다. 상기 가산기(715)는 곱셈기(713)의 출력과 Y프레임의 출력을 가산하여 출력시킨다. 믹서(16)의 출력은 Y, C신호로 출력되고, 또한 순차주사신호출력기(17)에 입력된다. 상기 입력신호중 Y신호를 제8도에서와 같이 1H지연회로(811)를 거친 신호와 거치지 않은 Y신호가 가산기(812)에 의해 가산되어 출력된다. 한편 262H 지연회로(813)를 거친 신호는 감산기(814)에 입력되는데, 상기 감산기(814)는 가산기(812)의 출력과 감산하여 곱셈기(815)에 입력되는데, 상기 곱셈기(815)는 믹스제어신호단(18b)의 제어레벨에 의해 곱셈된 후 가산기(816)에 입력된다.The Y field signal and the Y frame signal are input to the multiplier 713 via a subtractor 711. The multiplication is performed by multiplying the input values of the mix control signal stage 8a and inputting to the adder 715. The adder 715 adds and outputs the output of the multiplier 713 and the output of the Y frame. The output of the mixer 16 is output as Y and C signals, and is further input to the sequential scan signal output unit 17. As shown in FIG. 8, the Y signal of the input signal and the Y signal which have not passed through the 1H delay circuit 811 are added by the adder 812 and output. On the other hand, the signal passing through the 262H delay circuit 813 is input to the subtractor 814, which is subtracted from the output of the adder 812 to the multiplier 815, the multiplier 815 is mixed control It is multiplied by the control level of the signal stage 18b and then input to the adder 816.

상기 가산기(816)는 가산기(812)와 곱셈기(815)의 출력을 가산하여 Y'를 출력시킨다. 한편 C신호는 1H지연회로(817)를 거쳐 가산기(818)에 입력되고 1H를 거치지 않은 신호와 가산되어 1/2증폭기(819)를 거친다음 C'신호를 출력한다. 결국 순차신호 성분인 Y', C'가 출력된다. 순차주사신호기(17)를 통해 Y, Y', C, C'의 신호가 출력된다.The adder 816 adds the outputs of the adder 812 and the multiplier 815 to output Y '. On the other hand, the C signal is input to the adder 818 via the 1H delay circuit 817, added to the signal not passed through 1H, passes through the 1/2 amplifier 819, and then outputs the C 'signal. As a result, the sequential signal components Y 'and C' are output. Signals of Y, Y ', C, and C' are output through the sequential scan signal 17.

상술한 바와같이 비월주사신호를 순차주사신호로 바꾸면서 운동신호를 감지하여 상기 감지한 운동신호에 의해 운동신호를 적응보상한 후 최종 순차신호로 만들어내는 방법을 이용하여 차세대 텔레비젼 수상기에 유용하게 적용할 수 있는 이점이 있다.As described above, the interlaced scan signal is converted into a sequential scan signal, and the motion signal is detected, and the motion signal is adaptively compensated by the detected motion signal and then used as a final sequential signal. There is an advantage to this.

Claims (6)

텔레비젼 수상기의 순차주사변환회로에 있어서, 영상합성동기신호를 디지탈 데이타로 변환하는 아나로그/디지탈변환기(11)와, 상기 아나로그/디지탈변환기(11)의 출력 데이타를 받아 주파수 스펙트럼으로 필터링하여 프레임, 필드별로 칼라와 휘도신호를 분리하는 콤필터(12)와, 상기 콤필터(12)의 필드분의 휘도 데이타(Yf)로부터 프레임의 차분을 감지하는 프레임차분감지기(13)와, 상기 콤필터(12)의 필드분의 휘도 데이타(Yf)로부터 필드의차분을 감지하는 필드차분감지기(14)와, 상기 프레임, 필드차분감지기(13, 14)의 양감지된 출력의 레벨비교하는 레벨비교기(15)와, 상기 콤필터(12)의 출력되는 프레임 및 필드의 콤출력을 소정 배분비로 가지면서 믹싱하는 믹서(l6)와, 상기 믹서(16)의 출력을 제어에 의해 순차주사신호를 발생하는 순차주사신호출력기(17)와, 상기 레벨비교기(15)의 출력을 함수적으로 변환하여 상기 믹서(16)의 배분비 결정 제어신호와 순차주사신호출력기(17)의 순차주사 신호발생용 제어신호를 발생하는 믹스레벨제어기(18)로 구성됨을 특징으로 하는 회로.In a progressive scan conversion circuit of a television receiver, an analog / digital converter 11 for converting an image synthesized synchronization signal into digital data and the output data of the analog / digital converter 11 are received and filtered in a frequency spectrum to obtain a frame. And a comb filter 12 for separating color and luminance signals for each field, a frame difference detector 13 for detecting a frame difference from luminance data Yf for fields of the comb filter 12, and the comb filter A field comparator 14 for detecting the field difference from the luminance data Yf for the field of (12), and a level comparator for comparing the levels of the two sensed outputs of the frames and the field difference detectors 13 and 14 ( 15) and a mixer l6 for mixing the comb outputs of the comb filter 12 and the comb outputs of the comb filter 12 at a predetermined distribution ratio, and for generating a sequential scan signal by controlling the output of the mixer 16; Sequential Scan Signal Output (17) And a mix level controller 18 that functionally converts the output of the level comparator 15 to generate a distribution ratio determination control signal of the mixer 16 and a control signal for generating a sequential scan signal of the sequential scan signal output unit 17. A circuit comprising: 제1항에 있어서, 콤필터(12)가 상기 아나로그/디지탈변환기(11)의 상기 출력단(111a)의 출력을 525H지연하는 525H지연회로(29)와, 상기 제1H지연회로(21)의 출력을 1H지연하는 제1H지연회로(22)와, 상기 1H지연화로(22)의 출력과 출력단(111a)의 출력을 가산하는 제1가산기(23)와, 상기 1H지연회로(22)의 출력과 출력단(111a)의 출력을 가산하는 제3가산기(27)와, 상기 제3가산기(27)의 출력을 1/2증폭하는 1/2증폭기(28)와, 상기 출력단(111a)의 출력을 525H지연하는 525H지연회로(29)와, 상기 525H지연회로(29)의 출력과 상기 출력단(111a)의 출력을 감산하여 프레임분의 칼라신호를 출력하는 제1감산기(211)와, 상기 출력단(111a)의 출력과 상기 525H지연회로(29)의 출력을 가산하여 프레임분의 휘도신호를 출력하는 제6 가산기(212)와, 상기 제 1가산기(23)의 출력을 -1/2로 증폭하는 -1/2증폭기(24)와, 상기 -1/2증폭기(24)의 출력와 상기 1H지연회로(21)의 출력을 가산하는 제2가산기(25)와, 상기 제2가산기(25)의 출력을 -1/2증폭하는 1/2증폭기(26)와, 상기 1H지연회로(21)의 출력과 상기 1/2증폭기(28)의 출력을 가산하는데 4 가산기 (213)와, 상기 제 4 가산기 (213)의 출력을 1/2증폭하는 1/2증폭기 (214)와, 상기 제 2 분주기(26)의 출력을 저역필터링하는 저역통과필터(216)와, 상기 제2분주기(26)의 출력을 대역필터링하여 필드분의 칼라신호를 출력하는 대역통과필터(217)와, 상기 1/2증폭기(214)의 출력과 상기 저역통과필터(216)의 출력을 가산하여 필드분의 휘도신호를 출력하는 제5가산기(215)로 구성됨을 특징으로 하는 회로.The 525H delay circuit 29 according to claim 1, wherein the comb filter 12 delays the output of the output terminal 111a of the analog / digital converter 11 by 525H. A first H delay circuit 22 for delaying the output of 1H, a first adder 23 for adding the output of the 1H delay furnace 22 and the output of the output terminal 111a, and an output of the 1H delay circuit 22; And a third adder 27 that adds the output of the output terminal 111a, a 1/2 amplifier 28 that amplifies the output of the third adder 27, and an output of the output terminal 111a. A 525H delay circuit 29 for delaying 525H, a first subtractor 211 for outputting a color signal for a frame by subtracting the output of the 525H delay circuit 29 and the output of the output terminal 111a, and the output terminal ( A sixth adder 212 that adds the output of 111a) and the output of the 525H delay circuit 29 to output the luminance signal for the frame, and amplifies the output of the first adder 23 to -1/2; 1/2 Amplifier (24) And a second adder 25 that adds the output of the -1/2 amplifier 24 and the output of the 1H delay circuit 21, and 1 / amplifies the output of the second adder 25 by -1/2. 2 adders 26, the outputs of the 1H delay circuit 21 and the outputs of the 1/2 amplifier 28, adds 4 adders 213 and 4 outputs of the fourth adder 213. A half amplifier 214 for amplifying, a low pass filter 216 for low-pass filtering the output of the second divider 26, and an output of the second divider 26 for band-pass filtering A band adder 217 for outputting a color signal, a fifth adder 215 for outputting a luminance signal for a field by adding the output of the 1/2 amplifier 214 and the output of the low pass filter 216; Circuit, characterized in that consisting of. 제1항에 있어서, 프레임차분감지기(13)가 상기 콤필터(12)의 출력단(112c)을 525H지연회로(411)와 제2감산기(412)의 입력단에 연결하여 525H지연하는 525H지연회로(411)와, 상기 525H지연회로(411)의 출력과 상기 출력단(112c)을 감산하는 제2감산기(412)와, 상기 제2감산기(412)의 출력을 절대치로 위하는 절대치기(413)와, 상기 절대치기(413)의 출력을 저역통과필터링하여 프레임차본을 감지하는 저역통과필터(414)로 구성됨을 특징으로 하는 회로.The 525H delay circuit according to claim 1, wherein the frame differential detector 13 connects the output terminal 112c of the comb filter 12 to the input terminals of the 525H delay circuit 411 and the second subtractor 412 to delay 525H. 411, a second subtractor 412 for subtracting the output of the 525H delay circuit 411 and the output stage 112c, an absolute stroke 413 for absolute value of the output of the second subtractor 412, And a low pass filter (414) for detecting a frame difference by low pass filtering the output of the absolute stroke (413). 제 1항에 있어서, 필드차분감지기(14)가 상기 콤필터(12)의 출력단(112c)을 262H지연회로(511)와 제7 가산기(515)의 입력단에 연결하여 262H지연하는 262H지연회로(511)와, 상기 262H지연회로(511)의 출력을 1H지연하는 1H지연회로(512)와, 상기 262H지연회로(511)의 출력과 상기 1H지연회로(512)의 출력을 가산하는 제 8 가산기(513)와, 상기 제 8 가산기(513)의 출력을 -1/2로 증폭하는 -1/2증폭기(514)와, 상기 -1/2증폭기(514)의 출력과 출력단(112c)의 출력을 가산하는 제7가산기(515)와, 상기 제7가산기(5l5)의 출력을 절대치로 취하는 절대치기(516)와, 상기 절대치기(516)의 출력을 저역 필터링하여 필드차분감지기신호를 발생하는 저역통과필터(517)로 구성됨을 특징으로 하는 회로.The 262H delay circuit according to claim 1, wherein the field difference detector 14 connects the output terminal 112c of the comb filter 12 to the input terminals of the 262H delay circuit 511 and the seventh adder 515 to delay 262H. 511, a 1H delay circuit 512 for delaying the output of the 262H delay circuit 511 by 1H, and an eighth adder for adding the output of the 262H delay circuit 511 and the output of the 1H delay circuit 512. 513, -1/2 amplifier 514 for amplifying the output of the eighth adder 513 to -1/2, the output of the -1/2 amplifier 514 and the output of the output terminal 112c. To generate a field difference detector signal by low-pass filtering the output of the seventh adder 515, the absolute adder 516 taking the output of the seventh adder 5l5 as an absolute value, and the output of the absolute adder 516; And a low pass filter (517). 제1항에 있어서, 믹서(16)가 콤필터(12)의 휘도필드, 프레임신호 출력단(112c, 112d)를 감산기(711) 및 가산기(715)의 입력단에 연결하고, 칼라필드, 프레임신호출력단(112a, 112b)을 감산기(712) 및 가산기(716)의 입력단에 연결하여 상기 위도필드, 프레임신호 출력단(112c, 112d)의 입력을 감산하는 감산기(711)와, 상기 칼라필드, 프레임신호출력단(112a, 112b)의 입력을 감산하는 감산기(712)와, 상기 감산기(711, 712)의 각 출력과 믹스 제어 레벨(18)의 출력단(18a)의 출력을 각각 곱셈하는 곱셈기(713, 714)와, 상기 곱셈기(713, 714)의 출력과 상기 휘도/칼라 프레임단(112d, 112b)의 입력을 가산하여 휘도(Y) 및 칼라(C)신호를 발생하는 가산기(715, 716)로 구성됨을 특정으로 하는 회로.2. The mixer (16) of claim 1, wherein the mixer (16) connects the luminance fields of the comb filter (12) and the frame signal outputs (112c, 112d) to the inputs of the subtractor (711) and the adder (715). A subtractor 711 for connecting inputs 112a and 112b to the input terminals of the subtractor 712 and the adder 716 to subtract the inputs of the latitude and frame signal output terminals 112c and 112d, and the color field and frame signal output terminals. A subtractor 712 that subtracts the inputs of 112a and 112b, and a multiplier 713 and 714 that multiplies each output of the subtractors 711 and 712 with the output of the output stage 18a of the mix control level 18, respectively. And adders 715 and 716 for generating luminance (Y) and color (C) signals by adding the outputs of the multipliers (713, 714) and the inputs of the luminance / color frame stages (112d, 112b). Circuit specified. 제1항에 있어서, 순차주사신호출력기(17)가 상기 믹서(16)의 휘도(C) 및 칼라(C)단이 1H지연회로(811, 817)와 가산기(812, 818)의 입력단에 연결하고 믹스레벨제어기(18)의 출력단(18b)을 곱셈기(815)의 입력단에 연결하여 휘도(C)단의 입력 1H지연하는 1H지연회로(811)와, 상기 1H지연회로(811)의 출력을 262H지연하는 262H지연회로(813)와, 상기 1H지연회로(811)의 출력과 휘도(C)의 입력을 가산하는 가산기(812)와, 상기 가산기(812)의 출력과 상기 262H지연회로((8l3)의 출력을 감산하는 감산기(814)와, 상기 감산기(814)의 출력과 믹스제어신호단(18b)의 입력을 곱셉하는 곱셈기(815)와, 상기 곱셈기(815)의 출력과 상기 가산기(812)의 출력을 가산하여 순차위도(Y')를 발생하는 가산기(816)와, 상기 믹서(16)의 칼라(C)단의 신호를 1H지연하는 1H지연회로(817)와, 상기 1H지연회로(817)의 출력과 상기 칼라(C)의 입력을 가산하는 가산기(818)와, 상기 가산기(818)의 출력 1/2증폭하여 순차칼라(C')를 발생하는 1/2증폭기(819)로 구성됨을 특징으로 하는 회로.The sequential scan signal output unit (17) of claim 1, wherein the luminance (C) and color (C) stages of the mixer (16) are connected to the input terminals of the 1H delay circuits (811, 817) and the adders (812, 818). The output stage 18b of the mix level controller 18 to the input terminal of the multiplier 815, and the 1H delay circuit 811 for delaying the input of the luminance C stage 1H and the output of the 1H delay circuit 811. A 262H delay circuit 813 for delaying 262H, an adder 812 for adding the output of the 1H delay circuit 811 and an input of luminance C, the output of the adder 812, and the 262H delay circuit (( A subtractor 814 for subtracting the output of 813, a multiplier 815 for multiplying the output of the subtractor 814, and the input of the mix control signal stage 18b, the output of the multiplier 815, and the adder ( An adder 816 that adds the output of 812 to generate a sequential latitude Y ', a 1H delay circuit 817 that delays the signal at the color C end of the mixer 16 by 1H, and the 1H delay The output of circuit 817 and the A circuit comprising an adder 818 for adding the input of the color C, and a half amplifier 819 for generating a sequential color C 'by amplifying the output 1/2 of the adder 818. .
KR1019880017817A 1988-12-29 1988-12-29 Moving adaption succeeding scanning circuit for tv KR920006149B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880017817A KR920006149B1 (en) 1988-12-29 1988-12-29 Moving adaption succeeding scanning circuit for tv

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880017817A KR920006149B1 (en) 1988-12-29 1988-12-29 Moving adaption succeeding scanning circuit for tv

Publications (2)

Publication Number Publication Date
KR900011242A KR900011242A (en) 1990-07-11
KR920006149B1 true KR920006149B1 (en) 1992-07-31

Family

ID=19280850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880017817A KR920006149B1 (en) 1988-12-29 1988-12-29 Moving adaption succeeding scanning circuit for tv

Country Status (1)

Country Link
KR (1) KR920006149B1 (en)

Also Published As

Publication number Publication date
KR900011242A (en) 1990-07-11

Similar Documents

Publication Publication Date Title
EP0478377A2 (en) Horizontal edge compensation circuits
EP0969658B1 (en) Noise reduction signal processing circuit and display apparatus
GB1515551A (en) Noise reduction in electrical signals
KR0129548B1 (en) Image signal precessor
EP0558017A2 (en) Contour restoration apparatus
EP0153757A2 (en) Digital television signal processing circuit
KR100320901B1 (en) Motion detection circuit
KR910006860B1 (en) Composition signal separating circuit of color tv
JPH025353B2 (en)
KR0123768B1 (en) Adaptive two-dimensional y/c separator and separating method
GB2253116A (en) Video signal interpolation and scanning line doubling
EP0162712B1 (en) A television apparatus using non-interlaced scanning format
KR920006149B1 (en) Moving adaption succeeding scanning circuit for tv
KR950003039B1 (en) Spectrum distribution adaptive luma/chroma separation system
EP0464879B1 (en) Apparatus for separating luminance and chrominance signals and the method thereof
KR920002274B1 (en) Hd-tv compensative method
US5170248A (en) Motion-adaptive vertical contour compensator in television set
US5491522A (en) Luminance and color signal isolation device
KR19980030424A (en) Comb filter
US5500687A (en) Chrominance signal separator using chrominance signal correlation
EP0153034A2 (en) Luminance/color signal separation filter
US5523797A (en) Luminance signal and color signal separating circuit
KR0165253B1 (en) The resolution improvement circuit of a chrominance signal
JPH0225596B2 (en)
KR0159314B1 (en) Image signal processing apparatus for changing progressive scanning

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030627

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee