Claims (13)
화상전화기의 진폭위상복조 시스템에 있어서, 전화회선 접속단자(22) 및 전화기 접속단자(24)를 가지고 전화기 음성통화와 화상정보를 가지는 아나로그 신호를 상기 전화회선에 정합시키어 송수신하는 인터페이스(26)와, 상기 인터페이스(26)와 제어라인(76)에 접속되어 상기 인터페이스(26)의 출력을 상기 제어라인(76)의 입력에 따라 제1/제2증폭레벨의 신호로 선택증폭하는 수신신호 증폭기(28)와, 상기 수신신호 증폭기(28)에 접속되어 상기에서 증폭출력되는 수신신호를 전화회선의 선로 주파수에 따른 감쇄 및 왜곡을 보상함과 동시에 높은 주파수대역의 신호만을 보상출력하는 등화회로(34)와, 이득제어 신호 제어포트(78)를 가지고 상기 등화회로(34)의 출력에 접속되어 있으며 상기 등화회로(34)의 출력을 상기 제어포트(78)로 입력되는 제어데이터에 따라 소정이득레벨의 신호로 증폭하고 로우패스필터링 출력하는 이득제어회로(40)와, 상기 이득제어회로(40)출력단자에 접속되어 입력되는 신호의 레벨을 항상 일정하게 조절하여 출력하는 리미터 AGC(42)와, 상기 이득제어회로(40)와 리미터 AGC(42)의 출력단자에 접속되며, 제어단자가 상기 제어라인(76)에 접속되어 있으며 상기 제어라인(76)의 제어논리에 따라 2개의 입력중 하나를 선택출력하는 아나로그 스위치(44)와, 동기검파클럭(SYNC CLK)단자를 가지고 상기 아나로그 스위치(44)에 접속되어 있으며 상기 입력되는 동기검파클럭(SYNC CLK)에 따라 상기 아나로그 스위치(44)로 부터 출력되는 진폭 위상변조 신호로 부터 진폭과 위상을 복조하여 베이스 밴드신호만을 필터링 출력하는 베이스 밴드신호 추출회로(50)와, 클럭단자를 가지고 입력단자가 상기 베이스 밴드신호 추출회로(50)의 출력단자에 접속되어 있으며, 상기 추출된 베이스 밴드신호를 상기 클럭단자로 입력되는 샘플 앤 홀드클럭(S/H CLK)에 의해 샘플 앤드 홀드하고 디지탈 변화하여 변환완료신호(INTR)신호와 동시에 출력하는 디지탈 변환회로(56)와, 상기 리미터 AGC(42)의 출력단자에 접속되어 진폭위상 변조된 입력신호 주파수를 정파정류하고 2채배하여 디지탈 클럭으로 출력하는 2채배파형정형회로(64)와, 상기 2채배파형정형회로(64)의 출력단와 화상처리클럭 단자에 접속되어 두클럭의 위상동기시키어 상기 입력되는 디지탈 클럭을 반전하여 제1클럭(DPLL1)을 출력함과 동시에 2채배된 제2클럭(DPLL2)을 출력하는 DPLL(66)와, 상기 DPLL(66)의 출력단자에 접속되어 동기검파클럭(SYNC CLK)과 샘플앤홀드(S/H CLK) 및 디지탈 변환개시신호(ADWR)를 상기 베이스 밴드신호 추출회로(50)와 디지탈 변환부(56)에 제공하는 클럭발생기(68)와, 상기 이득제어신호(40)의 제어포트(78)와 제어라인(76)과 디지탈 변환부(56)에 접속되어 상기 제어포트(78)로 이득제어 데이터를 출력하고 상기 디지탈 변환부(56)의 출력을 소정주기로 리이드하여 출력하는 제어부(70)와, 디지탈 영상데이터를 저장하는 메모리를 구비하여 상기 제어부(70)에 접속되어 있으며 상기 제어부(70)의 제어에 의해 상기 제어부(70)로 부터 출력되는 디지탈 영상데이터를 저장하고 저장된 영상데이터를 아나로그 신호로 출력하는 디지탈 화상처리부(72)와, 상기 디지탈 화상처리부(72)에 접속되어 있으며 상기 디지탈 화상처리부(72)와 아나로그 영상신호를 수수하여 수신영상 신호를 모니터링하고, 카메라의 화상을 입력하는 카메라 및 모니터(74)로 구성함을 특징으로 하는 화상전화기의 진폭 위상복조 시스템.An amplitude phase demodulation system for a video telephone, comprising: an interface (26) having a telephone line connection terminal (22) and a telephone connection terminal (24) for matching and transmitting analog signals having telephone voice calls and image information to the telephone line; And a reception signal amplifier connected to the interface 26 and the control line 76 to selectively amplify the output of the interface 26 into a signal of a first / second amplification level according to the input of the control line 76. (28) and an equalization circuit connected to the reception signal amplifier 28 to compensate for the attenuation and distortion of the received signal amplified and output according to the line frequency of the telephone line and at the same time compensating and outputting only signals of a high frequency band ( 34 and a gain control signal control port 78 connected to the output of the equalization circuit 34 and outputting the output of the equalization circuit 34 to the control data input to the control port 78. A gain control circuit 40 for amplifying a signal having a positive gain level and outputting low pass filtering, and a limiter AGC 42 connected to the output terminal of the gain control circuit 40 to constantly adjust and output a level of an input signal. Is connected to the output terminal of the gain control circuit 40 and the limiter AGC 42, and the control terminal is connected to the control line 76 and according to the control logic of the control line 76. An analog switch 44 for selecting and outputting one of the signals and a SYNC CLK terminal connected to the analog switch 44 and according to the input SYNC CLK. A base band signal extraction circuit 50 for demodulating the amplitude and phase from an amplitude phase modulation signal output from the switch 44 and filtering only the base band signal, and an input terminal having a clock terminal and the input terminal having the clock terminal; Connected to the output terminal of the call extraction circuit 50, the sampled and held clock (S / H CLK) inputted to the clock terminal is used to sample and hold the extracted base band signal, A digital conversion circuit 56 that outputs simultaneously with an INTR signal and a double-waveform waveform type that are connected to the output terminal of the limiter AGC 42 to rectify, rectify, and multiply amplitude-modulated input signal frequencies by a digital clock. Connected to the circuit 64, the output terminal of the two-waveform shaping circuit 64, and the image processing clock terminal. A DPLL 66 for outputting the second clock DPLL2, and a synchronous detection clock SYNC CLK, a sample and hold S / H CLK, and a digital conversion start signal connected to an output terminal of the DPLL 66. (ADWR) to add the baseband signal A clock generator 68 provided to the circuit 50 and the digital converter 56, and a control port 78 of the gain control signal 40, a control line 76 and a digital converter 56 A control unit 70 for outputting gain control data to the control port 78 and reading and outputting the output of the digital conversion unit 56 at a predetermined period; and a memory for storing digital image data; A digital image processor 72 which stores digital image data output from the controller 70 under the control of the controller 70 and outputs the stored image data as an analog signal, and the digital image processor And a camera and a monitor 74 connected to the 72 and receiving the digital image processing unit 72 and the analog image signal to monitor the received image signal, and inputting the image of the camera. Phase amplitude demodulating system of the phone.
제1항에 있어서, 인터페이스(26) 및 수신증폭기(28)가 전화기 접속단자(24)와 병렬 접속된 전화회선 접속단자(22)에 접속되어 입출력되는 신호 임피던스를 정합하는 매칭트랜스(T1)과, 상기 매칭트랜스(T)의 2차측에 접속되어 송수신을 분리하는 2선 4선 하이브리드(27)의 수신신호 출력단자(RX)에 궤환저항을 가지는 반전증폭기(29)가 접속되어 있으며, 상기 제어라인(76)의 제어신호에 따라 입력신호를 소정 증폭하여 등화회로(34)로 출력하는 상기 반전증폭기(29)의 증폭비를 가변도록 이득제어회로(31)가 상기 반전증폭기(29)의 궤환저항에 병렬접속 구성되어짐을 특징으로 하는 화상전화기의 진폭 위상복조 시스템.The matching transformer (T1) according to claim 1, wherein the interface (26) and the receiving amplifier (28) are connected to the telephone line connection terminal (22) connected in parallel with the telephone connection terminal (24) to match the signal impedance inputted and outputted. And an inverting amplifier 29 having a feedback resistance connected to the reception signal output terminal RX of the two-wire four-wire hybrid 27 connected to the secondary side of the matching transformer T to separate transmission and reception. The gain control circuit 31 feeds back the inverting amplifier 29 so as to vary the amplification ratio of the inverting amplifier 29 which amplifies the input signal according to the control signal of the line 76 and outputs it to the equalizing circuit 34. Amplitude phase demodulation system for a video telephone comprising a parallel connection to a resistor.
제2항에 있어서, 이득제어기(31)가 직렬접속된 저항(R8)과 트랜지스터(Q1)가 상기 반전증폭기(29)의 궤환저항에 접속되며, 상기 제어라인(76)과 접지사이에 분압저항(R10-R12)이 접속되어 상기 제어라인(76)의 전압을 분압하여 상기 트랜지스터(Q1)의 베이스에 인가도록 구성함을 특징으로 하는 화상전화기의 진폭 위상복조 시스템.3. A resistor according to claim 2, wherein a resistor (R8) and a transistor (Q1) having a gain controller (31) connected in series are connected to the feedback resistor of the inverting amplifier (29), and a voltage divider is connected between the control line (76) and the ground. (R10-R12) are connected to divide the voltage of the control line (76) to apply to the base of the transistor (Q1), the amplitude phase demodulation system of the video telephone.
제2항에 있어서, 등화회로(34)가 상기 반전증폭기(29)의 출력단자에 입력단자가 접속되어 있으며 증폭되어 입력되는 신호의 왜곡을 보상하는 등화기(34)와, 상기 등화기(34)의 출력단자에 접속되어 등화된 신호의 고역주파수만을 보상하여 필터링하여 이득제어회로(40)로 출력하는 하이패스필터(32)로 구성됨을 특징으로 하는 화상전화기의 진폭 위상복조 시스템.3. The equalizer (34) according to claim 2, wherein the equalizing circuit (34) has an input terminal connected to an output terminal of the inverting amplifier (29), and an equalizer (34) for compensating for distortion of the amplified signal. And a high pass filter (32) which is connected to an output terminal of the circuit and compensates only the high frequency of the equalized signal and outputs it to the gain control circuit (40).
제4항에 있어서, 이득제어회로(40)가 입력저항(Ri)과 궤환저항(Rf)반전단자(-)에 접속된 연산증폭기(OP8)의 비반전단자(+)가 상기 하이패스필터(32)의 출력에 접속되어 상기 비반전단자(+)로 입력되는 신호를 상기 입력저항(Ri)과 궤환저항(Rf)의 증폭정수에 따라 소정증폭하는 비반전증폭기(36b)와, 상기 비반전증폭기(36b)의 입력저항(Ri)에 병렬 접속되어 있으며 상기 제어포트(78)로 입력되는 제어데이터에 따라 상기 입력저항(Ri)의 저항값을 가변하는 증폭정수 조절회로(36a)와, 상기 비반전증폭기(36b)의 출력단자에 접속되어 입력되는 신호를 저역필터링하여 아나로그 스위치(44)와 리미터 AGC(42)의 입력으로 제공하는 저역필터(38)로 구성됨을 특징으로 하는 화상전화기의 진폭 위상복조 시스템.The non-inverting terminal (+) of the operational amplifier (OP8) connected to the input resistor (Ri) and the feedback resistor (Rf) inverting terminal (-) is the high pass filter (5). A non-inverting amplifier 36b connected to the output of the terminal 32 and amplifying a signal input to the non-inverting terminal + according to an amplification constant of the input resistor Ri and the feedback resistor Rf; An amplification constant adjusting circuit 36a connected in parallel to the input resistance Ri of the amplifier 36b and varying the resistance value of the input resistance Ri in accordance with the control data input to the control port 78; And a low pass filter 38 which is connected to the output terminal of the non-inverting amplifier 36b and low pass filters the input signal to the analog switch 44 and the limiter AGC 42. Amplitude Phase Demodulation System.
제5항에 있어서, 증폭정수 조절회로(36a)가 상기 입력저항(Ri)의 양단 사이에 각각 소정의 저항 크기를 가지는 저항과 콜렉터와 에미터가 직렬 접속된 트랜지스터로 구성된 다수의 정수변환회로가 접속되고 상기 각각의 정수변환 회로의 각 트랜지스터의 베이스는 제어포트(78)의 각각 데이터를 입력토록 되어 구성됨을 특징으로 하는 화상전화기의 진폭 위상복조 시스템.6. The plurality of integer conversion circuits of claim 5, wherein the amplification constant adjusting circuit 36a comprises a resistor having a predetermined resistance magnitude between both ends of the input resistor Ri, and a transistor in which a collector and an emitter are connected in series. And a base of each transistor of each of the integer conversion circuits is configured to input respective data of the control port (78).
제5항에 있어서, 상기 아나로그 스위치(44)가 2개의 입력단자로 저역필터(38)의 출력과 리미터 AGC(42)의 출력을 입력하며, 제어라인(76)의 제어신호에 따라 저역필터(38)의 출력 혹은 리미터 AGC(42)의 출력을 선택하여 베이스밴드 추출회로(50)로 출력함을 특징으로 하는 화상전화기의 진폭 위상복조 시스템.The low-pass filter according to claim 5, wherein the analog switch (44) inputs the output of the low pass filter (38) and the output of the limiter AGC (42) to two input terminals, and according to the control signal of the control line (76). An amplitude phase demodulation system for a video telephone, characterized in that the output of (38) or the output of limiter AGC (42) is selected and output to the baseband extraction circuit (50).
제1항에 있어서, 2채배 파형정형회로(64)는 상기 리미터 AGC(42)의 출력단자에 접속되어 입력되는 신호를 전파정류 출력하는 전파정류기(58)와, 상기 전파정류기(58)의 출력단자에 접속되어 있으며, 상기 출력되는 전파정류된 신호의 2배의 수신주파수만을 필터링 출력하는 밴드패스필터(60)와, 소정의 기준레벨과 상기 밴드패스필터(60)의 출력을 비교하여 디지털 클럭을 상기 DPLL(50)로 출력하는 콤파레이터(60)로 구성됨을 특징으로 하는 화상전화기의 진폭 위상복조 시스템.2. The full-wave rectification circuit 64 is connected to an output terminal of the limiter AGC 42. A full-wave rectifier 58 for full-wave rectifying and outputting an input signal, and an output of the full-wave rectifier 58. A band pass filter 60 connected to the terminal for filtering and outputting only a reception frequency twice that of the output full-wave rectified signal, and comparing a predetermined reference level with the output of the band pass filter 60 to obtain a digital clock. A phase phase demodulation system of a video telephone, characterized in that consisting of a comparator (60) for outputting to the DPLL (50).
제8항에 있어서, DPLL(66)가 상기 콤파레이터(60)의 출력과 디지탈 화상처리부(72)로 부터 출력되는 화상 처리클럭(DPCK)를 입력하여 위상동기하여 출력하는 디지탈 위상동기루프(67)와, 상기 디지탈 위상동기루프(67)의 출력단자에 종속 접속되어 위상동기 출력된 클럭을 64분주 및 128분주하여 제1, 제2클럭(DPLL1)(DPLL2)을 상기 클럭발생기(68)로 제공하는 카운터(CNT1)(CNT2)로 구성함을 특징으로 하는 화상전화기의 진폭 위상복조 시스템.10. The digital phase synchronization loop 67 of claim 8, wherein the DPLL 66 inputs and outputs the image processing clock DPCK output from the comparator 60 and the digital image processing unit 72. ) And 64 divided clocks and 128 divided clocks of the phase locked outputs connected to the output terminal of the digital phase locked loop 67 to transfer the first and second clocks DPLL1 and DPLL2 to the clock generator 68. An amplitude phase demodulation system for a video telephone comprising: a counter (CNT1) (CNT2) provided.
제9항에 있어서, 클럭발생기(68)가 상기 DPLL(66)의 제1클럭(DPLL1)출력은 제2클럭(DPLL2)의 출력에 클럭킹하여 위상 지연출력하는 제1플립플롭(FF1)과 상기 제1플립플롭(FF1)의 출력단자에 접속되어 위상지연된 제1클럭(DPLL1)을 2분주하여 동기검파클럭(SYNC CLK)를 상기 베이스밴드 추출회로(50)에 제공하는 제2플립플롭(FF2)과, 상기 제1클럭(DPLL1)과 제2클럭(DPLL2)를 논리합하여 출력하는 오아게이트(G1)와, 상기 오아게이트(G1)의 출력단과 제2플립플롭(FF2)의 출력단자에 각각 접속되어 입력신호를 각각 반전하는 인버터(G2),(G3)와, 상기 두개의 인버터(G2),(G3)의 출력을 논리곱하여 샘플앤드 홀드클럭(S/H CLK)를 제6도의 샘플앤드홀드(52)로 출력하는 앤드게이트(G4)와, 상기 앤드게이트(G4)의 출력을 반전하여 디지탈 변환개시신호(ADWR)를 디지탈 변환부(56)로 출력하는 인버터(G5)로 구성함을 특징으로 하는 화상전화기의 진폭 위상복조 시스템.10. The first flip-flop FF1 of claim 9, wherein the clock generator 68 clocks the output of the first clock DPLL1 of the DPLL 66 to the output of the second clock DPLL2 and outputs a phase delay. The second flip-flop FF2, which is connected to the output terminal of the first flip-flop FF1, divides the phase-delayed first clock DPLL1 into two and provides the synchronous detection clock SYNC CLK to the baseband extraction circuit 50. ), An OR gate G1 for logically outputting the first clock DPLL1 and the second clock DPLL2, and an output terminal of the OR gate G1 and an output terminal of the second flip-flop FF2, respectively. Sample and hold clock (S / H CLK) is sampled in FIG. 6 by logically multiplying the outputs of the inverters G2 and G3 connected to invert the input signals, respectively, and the outputs of the two inverters G2 and G3. An AND gate G4 output to the hold 52 and an inverter G5 for inverting the output of the AND gate G4 and outputting the digital conversion start signal ADWR to the digital conversion unit 56. Amplitude phase demodulation system for a video telephone.
제10항에 있어서, 베이스 밴드신호 추출회로(50)가 동기검파클럭 단자를 가지고 아나로그 스위치(44)의 출력단자에 접속되어 있으며 진폭 위상변조된 입력신호를 상기 동기검파 출력의 입력에 따라 입력된 진폭 위상 변조 신호를 동기검파하는 동기파기(46)의 출력단자에 접속되어 동기검파된 신호를 제1위상과 제2위상을 가지는 신호로 베이스밴드 필터링하여 이에 접속된 디지탈 변환부(56)로 출력하는 베이스밴드필터(48)로 구성됨을 특징으로 하는 화상전화기의 진폭 위상복조 시스템.11. The method of claim 10, wherein the baseband signal extraction circuit (50) has a synchronous detection clock terminal and is connected to an output terminal of the analog switch (44) and inputs an amplitude phase modulated input signal according to the input of the synchronous detection output. Connected to an output terminal of the synchronous wave 46 for synchronously detecting the amplitude-phase-modulated signal, and subjected to baseband filtering of the synchronously detected signal to a signal having a first phase and a second phase, and connected to the digital converter 56 connected thereto. An amplitude phase demodulation system for a video telephone, characterized in that it comprises a baseband filter (48) for outputting.
제11항에 있어서, 동기검파기(46)가 상기 아나로그 스위치(44)의 출력에 접속되어 상기 아나로그 스위치(44)의 출력을 버퍼링하는 버퍼(46a) 및 반전증폭하는 반전증폭기(46b)와, 상기 클럭발생기(68)로 부터 출력되는 동기검파클럭(SYNC CLK)을 반전하는 반전기(46c)와, 상기 버퍼(46a)와 반전증폭기(46b)의 출력을 입력하여 상기 두입력중 하나를 상기 반전기(46c)의 출력에 의해 선택 출력하는 아나로그 스위치(47)와, 상기 아나로그 스위치(47)의 출력을 증폭출력하는 증폭기(46d)로 구성됨을 특징으로 하는 화상전화기의 진폭 위상복조 시스템.A synchronous detector (46) is connected to the output of the analog switch (44) and a buffer (46a) for buffering the output of the analog switch (44) and an inverted amplifier (46b) inverted and amplified. Inverter 46c for inverting the synchronous detection clock SYNC CLK output from the clock generator 68, and the outputs of the buffer 46a and the inverting amplifier 46b are input to one of the two inputs. Amplitude phase demodulation of a video telephone comprising: an analog switch 47 for selectively outputting by the output of the inverter 46c, and an amplifier 46d for amplifying and outputting the output of the analog switch 47 system.
제11항에 있어서, 디지탈 변환부(56)가 상기 베이스밴드필터(48)의 출력을 샘플앤드홀드클럭(S/H CLK)에 의해 샘플앤드홀드 출력하는 샘플앤드홀드(52)와 상기 샘플앤드홀드(52)의 출력을 클럭발생기(68)의 디지탈변환 개시신호(ADWR)에 의해 디지탈 변환하고, 변환완료시 변화완료신호(INTR)를 제어부(70)로 출력하는 ADC(54a)로 구성됨을 특징으로 하는 화상전화기의 진폭 위상복조 시스템.The sample and hold 52 and the sample and output of claim 11, wherein the digital converter 56 outputs the output of the baseband filter 48 to the sample and hold output by a sample and hold clock (S / H CLK). The output of the hold 52 is digitally converted by the digital conversion start signal ADWR of the clock generator 68, and the ADC 54a outputs the change completion signal INTR to the controller 70 when the conversion is completed. Amplitude phase demodulation system for a video telephone.
※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.※ Note: This is to be disclosed by the original application.