KR920005239Y1

KR920005239Y1 - Wipe circuit

Info

Publication number: KR920005239Y1
Application number: KR2019890016840U
Authority: KR
Inventors: 이일
Original assignee: 주식회사 금성사; 이헌조
Priority date: 1989-11-14
Filing date: 1989-11-14
Publication date: 1992-07-30
Also published as: KR910010116U

Abstract

내용 없음.No content.

Description

Wipe circuit

제 1 도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제 2 도는 본 고안의 동작 화상도.2 is an operation image diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

IC1,IC2 : 8비트 2진 계수기 IC₃: 8비트 비교기IC1, IC2: 8-bit binary counter IC ₃ : 8-bit comparator

IC₄,IC₅: J-K 플립플롭 IC₆: 1/256분주기IC ₄ , IC ₅ : JK flip-flop IC ₆ : 1/256 divider

IC₇: 색 신호 처리기(또는 RGB조합회로) INT : 인버터IC ₇ : Color signal processor (or RGB combination circuit) INT: Inverter

NAND : 낸드게이트NAND: NAND Gate

본 고안은 와이프 회로에 관한 것으로, 특히 TV의 화면이 입력 선택 등의 조작에 의하여 입력의 비디오 신호가 바뀔 때 내용이 바꾸어지는 순간 화면을 창문이 열리는 듯한 효과를 가지면서 서서히 바뀌도록 하기 위한 회로에 관한 것이다.The present invention relates to a wipe circuit, and in particular, a circuit for gradually changing the screen of the TV when the video signal of the input is changed by an operation such as an input selection. It is about.

종래 기술에 있어서는 TV의 화면이 바뀌어질 때 순간적으로 변화 되어 한 장면에서 다른 장면으로 넘어갔을 때 부드럽지가 않았었다.In the prior art, when the screen of the TV is changed, it is changed instantaneously and is not smooth when moving from one scene to another.

따라서 본 고안은 이러한 단점을 해소하기 위하여 안출한 것으로 화면 절환시 화면을 전부 어둡게 한 후에 새로운 내용의 화면이 서서히 나타나도록 조작할 수 있는 회로를 제공하는 것을 목적으로 한다. 이를 위하여 본 고안을 8비트 2진 계수기 IC₁와 IC₂는 8비트 비교기 IC₃를 통해 상호 연결되고 입력 단자 V₂를 통해 입력절환 신호가 단자 J가 "1"신호를 받고 단자 K가 접지된 J-K플립플롭 IC₄의 클록단 CK에 인가, 그의 출력를 8비트 비교기 IC₃의 단자에서 받아 단자로 보내어 상기 J-K플립플롭 IC₄과 동일한 형태의 J-K플립플롭 IC₅의 클록 CK에 가해지게하여 그의 출력을 색신호 처리기 IC₇에 보내지고 또한, 8비트 2진 카운터의 리셋트 단자MR에 인가되도록 연결되며, 수평 동기 신호를 수신하는 입력단자 Vin₃은 1/256분주기 IC₆를 통해 8비트 2진 계수기 IC₂의 클록단자 CK에 접속되는 한편, 8비트 2진계수기 IC₁의 리셋트 단자 MR와 인버터 INT를 통해 J-K플립플롭 IC₃의 단자 CL에도 접속된다. 낸드게이트 NAND는 8비트 2직 계수기 IC₂의 최상위 비트 3개를 입력으로 수신하여 그 논리치를 J-K플립플롭 IC₄의 클리어 단자 CL에 전송한다.Therefore, the present invention has been made to solve the above-mentioned disadvantages, and an object of the present invention is to provide a circuit that can be manipulated so that a screen of new contents gradually appears after darkening the screen when switching the screen. For this purpose, the 8-bit binary counter IC ₁ and IC ₂ are interconnected via an 8-bit comparator IC ₃ , and the input switching signal is inputted via the input terminal V ₂ to the terminal J and the terminal K is grounded. Applied to clock stage CK of JK flip-flop IC ₄ , and its output To the terminal of the 8-bit comparator IC ₃ Accept terminal A connection that is sent to the JK flip-flop IC ₄ and the reset terminal MR of the sent and also, an 8-bit binary counter and is applied to the clock CK of the same type of the JK flip-flop IC ₅ with its output to the color signal processor IC ₇ The input terminal Vin _3, which receives the horizontal synchronizing signal, is connected to the clock terminal CK of the 8-bit binary counter IC ₂ via a 1/256 divider IC ₆ , while the reset terminal MR of the 8-bit binary counter IC ₁ is connected. It is also connected to terminal CL of JK flip-flop IC ₃ via the inverter INT. The NAND gate NAND receives the most significant three bits of the 8-bit binary counter IC ₂ and sends its logic to the clear terminal CL of JK flip-flop IC ₄ .

이와같은 구성을 갖는 본 고안의 와이프 회로는 TV에서 여러개의 입력 영상 신호중 1개의 신호를 선택하는 조작이나 채널을 바꾸어 신호를 선택할 경우와 같이 화면에 나오는 화상이 새로운 성질의 내용으로 바뀌는 조작이 있을 후에 처음에는 화면을 전부 어둡게 한 후 서서히 한쪽 측면에서 부터 화면이 나오는 부분이 이동되어 일정시간후에 전 화상이 모두 나오게 하는 것으로 수평 동기 신호를 1/256으로한 신호를 입력으로 하는 계수기의 출력과 수평 주파수의 455/2배에 해당하는 신호인 칼라 색동기 신호를 입력으로 하는 계수기의 출력을 비교하여 화면의 수평위치에서 서서히 진행하면서 화면이 나오는 위치를 변화시켜 주는 회로이다.The wipe circuit of the present invention having such a configuration has an operation of selecting one signal from a plurality of input image signals on the TV or an operation of changing the image on the screen to the content of a new property, such as when selecting a signal by changing a channel. Initially, the screen is darkened, and then the part of the screen is gradually moved from one side so that all the images come out after a certain time.The output and horizontal frequency of the counter that inputs a signal whose horizontal synchronization signal is 1/256 It is a circuit that changes the position of the screen while gradually progressing from the horizontal position of the screen by comparing the output of the counter which inputs the color color synchronizing signal, which is a signal corresponding to 455/2 times of.

이하, 첨부된 도면에 의거하여 본 고안의 동작 원리를 상세히 설명하면 다음과 같다. 화면의 입력이 바뀌는 순간에 입력 단자 Vin₂에 인가 되는 신호는 로우(L)레벨 신호로 변화하기 때문에 TV가 정상 동작상태에서 사용자가 입력을 절환하면 입력단자 Vin에 로우(L)레벨 신호가 들어오게 되며, J-K플립플롭 IC₄의 출력는 로우 상태가 되어서 8비트 2진 계수기 IC₂는 계수를 시작하게 된다. 왜냐하면, 입력 절환신호가 로우 레벨에서 하이 레벨로 되는 순간부터 계수 동작을 하기 때문이다. 그리고 8비트 비교기 IC₃도 출력할 수 있는 상태가 된다. 15.7KHZ의 수평 동기 신호는 입력 단자 Vin₃를 통해 1/256분주기 IC₆로 입력되어 거기서 분주된 후 15.7KHZ/256의 출력을 8비트 2진계수기 IC₂의 클록 단자 CK에 공급하게 되면 8비트 2진계수기 IC₂의 출력값은 60/1초에 1씩 변화된다. 이때 입력단자 Vin₁를 통하는 3,58MHZ의 신호는 8비트 2진 계수기 IC₁의 클록단자 CK에 0 가해지므로 수평동기 구간이 아닌 시간에는 1/3.58×10초에 1씩 변화를 갖는다. 입력단자 Vin₃에 인가되는 수평동기 신호는 수평 귀선 기간에 하이레벨이 되도록 입력된다. 결과적으로 8비트 2진 계수기 IC₁는 수평 1 주사기간(수평 1라인 1에 1회씩 리셋트 되어 세로 다시 시작하게 되며 이에 따라 8비트 2진 계수기 IC₂의 출력이 8비트 2진 계수기 IC₂의 출력을 기준으로 8비트 비교기 IC₃에서 비교하면 1필드 내의 수평 각 라인의 일정한 위치를 찾을 수 있으며, 이때 8진 비교기 IC₃의 출력는 로우(L)레벨 신호를 출력하는데 이는 단자에 인가되는 신호가 로우(L)상태에거나 8비트 2진계수기 IC₁및 IC₂의 출력치가 동일한 경우에만 로우(L)레벨 신호로 출력되기 때문이다. 따라서 J-K플립플롭 IC₃의 출력 Q는 로우 레벨에서 하이레벨로 되며, 색 신호 처리기 IC₇는 스윗치 S₁,S₂및 S₃의 연결을 OFF상태로 스위치S₄S₅S₆및 S₆을 ON상태로 하여R₆,B₀,G₀는 R_i,G_i,B_i의 입력을 출력에 연결하다가 신호를 끊고 신호가 없는 상태로 연결한다.Hereinafter, the operation principle of the present invention in detail based on the accompanying drawings. When the input of the screen is changed, the signal applied to the input terminal Vin ₂ is changed into a low level signal. When the user switches inputs in the normal operation state of the TV, the low level signal is input to the input terminal Vin. JK flip-flop IC ₄ output Goes low, and the 8-bit binary counter IC ₂ starts counting. This is because the counting operation starts from the moment when the input switching signal goes from the low level to the high level. The 8-bit comparator IC ₃ can also be output. The horizontal synchronization signal of 15.7KHZ is input to 1/256 divider IC ₆ through the input terminal Vin ₃ and divided thereafter. When the output of 15.7KHZ / 256 is supplied to the clock terminal CK of 8-bit binary counter IC ₂ , The output of the bit binary counter IC ₂ changes by 1 every 60/1 seconds. At this time, the 3,58MHZ signal through the input terminal Vin ₁ is added to the clock terminal CK of the 8-bit binary counter IC ₁ so that it changes by 1 in 1 / 3.58 × 10 seconds during the non-horizontal synchronization period. The horizontal synchronizing signal applied to the input terminal Vin ₃ is input to be high level in the horizontal retrace period. As a result, 8-bit binary counter IC ₁ is a horizontal one scanning period (horizontal first line 11 is set once Li is started vertical again to thus of 8-bit binary counter IC ₂ outputs the 8-bit binary counter IC ₂ of Comparing from the 8-bit comparator IC ₃ with respect to the output, we can find the constant position of each horizontal line in one field, where the output of the octal comparator IC ₃ Outputs a low (L) level signal, which is This is because the signal is applied to the low (L) level signal only when the signal applied to the low (L) state or the output value of the 8-bit binary counter IC ₁ and IC ₂ are the same. Therefore, the output Q of JK flip-flop IC ₃ goes from low level to high level, and the color signal processor IC ₇ switches the switches S ₁ , S ₂ and S ₃ to the OFF state and switches S ₄ S ₅ S ₆ and S ₆ to OFF. In the ON state, R ₆ , B ₀ , G ₀ connects the inputs of R _i , G _i , B _i to the output, disconnects the signal, and connects it without signal.

색 신호 처리기(또는 RGB조합회로) IC₇는 스위치로 아날로그 입력을 받아서 아날로그 신호를 출력하며 스윗치 S₁,S₂및 S₃에 접속된 8,9,10,11,12,13은 입력이고 핀 2,3,4,5,6,7은 출력이다. 그리고 핀 1은 제어 입력이며, 핀 1이 하이 레벨이면 스윗치 S₄S₅및 S₆이 스위칭되고 핀 1이 로우레벨이면 스윗치 S₁,S₂및 S₃가 스윗칭 된다. 이동작은 8비트 2진 계수기 IC₂의 출력이 Q₅=Q₆=Q₇=1이 되는 순간까지 계속되어 제 2와 같은 순서로 화면이 나타나며 Q₅=Q₆=Q₇=1이면 IC₁의 출력은 로우레벨이 되고 이때 J-K플립플롭 IC₄은 그의 출력을 하이레벨로하는 클리어 동작이 실행되어 동작을 마친다. 이와같은 동작으로 화면은 창문이 열리는 듯한 동작을 행하여 화면이 바뀌게 되면 보통 상태의 TV시청 상태가 된다.The color signal processor (or RGB combination circuit) IC ₇ receives an analog input with a switch and outputs an analog signal. ₈ , ₉ , ₁₀ , ₁₁ , ₁₂ , and ₁₃ connected to the switches S ₁ , S ₂ and S ₃ are inputs and pins. 2,3,4,5,6,7 is the output. Pin 1 is the control input, and switches S ₄ S ₅ and S ₆ are switched when pin 1 is high level, and switches S ₁ , S ₂ and S ₃ are switched when pin 1 is low level. The shift operation continues until the output of the 8-bit binary counter IC ₂ becomes Q ₅ = Q ₆ = Q ₇ = 1, and the screen appears in the same order as the second, and if Q ₅ = Q ₆ = Q ₇ = 1, IC ₁ Output goes low and JK flip-flop IC ₄ The clear operation is set to high level to complete the operation. In this way, the screen is in the normal state of watching TV when the screen is changed by performing an operation such as opening a window.

Claims

An 8-bit binary counter IC ₁ and IC ₂ are interconnected via an 8-bit comparator IC ₃ and the input signal through input terminal Vin ₂ is applied to JK flip-flop IC ₄ where terminal J receives a signal and is grounded. To the terminal of the 8-bit comparator IC ₃ Send to his output Is connected to the clock K of the JK flip-flop IC _{5 in} the same manner as the JK flip-flop IC ₄ to be transmitted to the color signal processor IC ₇ and is applied to the reset terminal MR of the 8-bit binary counter IC ₂ and is horizontally synchronized. The input terminal Vin ₃ , which receives the signal, is connected to the clock terminal CK of the 8-bit binary counter IC ₂ via a 1 / 256-minute IC ₆ , while the reset terminal MR of the 8-bit binary counter IC ₁ and the inverter INT are connected. It is also connected to terminal CL of JK flip-flop IC ₅ , and NAND gate NAND receives the _two most significant bits of 8-bit binary counter IC ₂ and sends the logic value to clear terminal CL of JK flip-flop IC ₄ Circuit.