KR920005094Y1 - I/o card selector for programmable controller - Google Patents

I/o card selector for programmable controller Download PDF

Info

Publication number
KR920005094Y1
KR920005094Y1 KR2019890019575U KR890019575U KR920005094Y1 KR 920005094 Y1 KR920005094 Y1 KR 920005094Y1 KR 2019890019575 U KR2019890019575 U KR 2019890019575U KR 890019575 U KR890019575 U KR 890019575U KR 920005094 Y1 KR920005094 Y1 KR 920005094Y1
Authority
KR
South Korea
Prior art keywords
input
output
rack
signal
card
Prior art date
Application number
KR2019890019575U
Other languages
Korean (ko)
Other versions
KR910012463U (en
Inventor
서호식
Original Assignee
대우중공업 주식회사
이경훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우중공업 주식회사, 이경훈 filed Critical 대우중공업 주식회사
Priority to KR2019890019575U priority Critical patent/KR920005094Y1/en
Publication of KR910012463U publication Critical patent/KR910012463U/en
Application granted granted Critical
Publication of KR920005094Y1 publication Critical patent/KR920005094Y1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30029—Logical and Boolean instructions, e.g. XOR, NOT
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields

Abstract

내용 없음.No content.

Description

프로그래머블 콘트롤러의 입출력 랙 및 카드 선택장치I / O rack and card selector of programmable controller

제 1 도는 프로그래머블 콘트롤러의 개략적인 구성을 도시한 블록도.1 is a block diagram showing a schematic configuration of a programmable controller.

제 2 도는 본 고안에 따른 입출력 랙 및 카드 선택 장치를 합체한 하나의 입출력 랙을 도시하는 개략도.2 is a schematic diagram showing one input / output rack incorporating an input / output rack and a card selection device according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

9 : 입출력 랙 11 : 입출력 셀렉터9: input / output rack 11: input / output selector

13 : 입출력 랙 인에이블 수단 14 : 입출력 랙 지정 스위치13 input / output rack enable means 14 input / output rack designation switch

15 : 입출력 카드 1/2선택 신호 발생부15: I / O card 1/2 selection signal generator

본 고안은 프로그래머블 콘트롤러의 입출력 랙(RACK)및 그의 슬로트에 취부되는 입출력 카드에 대하여 데이타를 입출력하기 위한 어드레스 지정 장치에 관한 것이다.The present invention relates to an addressing device for inputting and outputting data to and from an input / output rack (RACK) of a programmable controller and an input / output card mounted on the slot thereof.

통상적으로, 프로그래머블 콘트롤러(PLC)는 입력 장치로부터 신호를 수신하여 이를 시퀀스 프로그램에 따라 연산부에서 처리를 한후 그 결과 데이타를 출력 장치를 통해 출력하여 그에 대응하는 출력기기를 구동시키게 한다.Typically, a programmable controller (PLC) receives a signal from an input device, processes it in a calculation unit according to a sequence program, and outputs the result data through the output device to drive the corresponding output device.

상기 입력 장치와 출력 장치는 어느 특정한 입출력 단위의 점수로서 하나의 입출력 카드에서 집합되어 있으며, 다수의 입출력 카드는 다시 다수의 슬로트를 갖는 하나의 단위의 입출력 랙에 포함된다.The input device and the output device are aggregated from one input / output card as a score of a specific input / output unit, and the plurality of input / output cards are included in one unit of input / output rack having a plurality of slots.

프로그래머블 콘트롤러에 있어서, 제어부(CPU)의 어드레스 지정에 의해 입력 및 출력 데이타를 입출력 랙 및 그의 연관된 입출력 카드와 메모리 수단과의 사이에서 상호 전달시키는 방법은 시스템을 구성하는데 따라 여러 방법이 있을 수 있다.In the programmable controller, a method of transferring input and output data between the input / output rack and its associated input / output card and memory means by addressing of the control unit CPU may be various methods depending on the system configuration.

예를들어 CPU의 데이타 라인 용량이 8비트이며, 프로그래머블 콘트롤러의 입출력 점수가 전체 512점이고, 입출력 카드 한장당 16점의 입출력 장치를 갖고, 입출력 랙당 8매의 카드를 포함할 수 있다고 가정하면, 입출력 랙은 128점수의 입출력 장치를 각기 갖는 네개의 랙이 필요한데, 이때 이들 각각의 입출력 장치를 지정하기 위한 어드레스 버스는 A0내지 A8로서 아홉개의 라인이 필요할 것이다.For example, suppose a CPU has 8 bits of data line capacity, the programmable controller has an I / O score of 512 points in total, 16 I / O devices per I / O card, and can contain 8 cards per I / O rack. Requires four racks, each with 128 I / O devices, where the address buses for specifying each of these I / O devices will require nine lines, A 0 through A 8 .

본 고안은 이러한 어드레스 지정 방식을 수정하여 다른 방식으로 구현한 것으로, 그 목적으로 하는 바는 간단한 하드웨어적인 장치를 이용하여 동일한 기능을 수행할 수 있는 효율적인 입출력 장치의 어드레스 지정장치를 제공하는 것이다.The present invention is implemented by modifying such an addressing scheme in another manner, and an object thereof is to provide an efficient input / output device addressing apparatus capable of performing the same function using a simple hardware apparatus.

이하 본 고안은 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제 1 도는 프로그래머블 콘트롤러의 개략적인 구성을 도시한 것으로, 프로그래머블 콘트롤러의 제어부인 CPU(3)는 메모리부(7)의 프로그램과 데이타에 따라 어드레스 및 데이타 버스를 통하여 입출력부(즉, 입출력 랙(9)및 입출력 카드)로/로부터 신호를 상호 전달한다. 연산부(5)는 시퀀스 프로그램에 따라 입력 데이타를 연산 처리하며, 입출력 랙(9)의 입출력 셀렉터부(11)는 해당하는 각각의 입출력 장치를 선택한다. (10)은 상기 CPU(3)와 연산부(5)를 총체적으로 도시한 제어 연산부이다.FIG. 1 shows a schematic configuration of a programmable controller, wherein the CPU 3, which is a control unit of the programmable controller, is connected to an input / output unit (i.e., an input / output rack 9 through an address and data bus according to a program and data of the memory unit 7). And I / O cards). The calculating part 5 calculates and processes input data according to a sequence program, and the input / output selector part 11 of the input / output rack 9 selects each corresponding input / output device. Numeral 10 denotes a control calculation unit which collectively shows the CPU 3 and the calculation unit 5.

제 2 도는 제 1 도의 입출력 셀렉터부와 하나의 입출력 랙을 도시하였으며 그 입출력 랙은 간략하게 단지 각기 하나의 입력 카드 및 출력 카드만을 포함하는 것을 도시한다.FIG. 2 shows the input / output selector portion and one input / output rack of FIG. 1, which briefly show that each input / output rack includes only one input card and one output card.

본 고안에 있어서, 상기 예에서와 같이 입출력 점수가 512점일때, 어드레스 라인의 구성은 A8, A7이 각기 네개의 입출력 랙을 지정하고, 라인 A6, A5,A4이 각기 여덟개의 입출력 카드의 지정하게 하며 라인 A3가16점 입출력 카드에서 하위 8점와 상위 8점을 지정하게 하였으며, 나머지 라인 A2, A1, A0은 사용하지 않는다.In the present invention, when the input / output score is 512 points as in the above example, the configuration of the address line A 8 , A 7 designates four input / output racks each, and the lines A 6 , A 5 , A 4 each have eight the specification of the input and output cards, and to have been the line a 3 specifies the upper 8-lower 8 dots in the 16-point input and output cards, and the other line a 2, a 1, a 0 is not used.

이러한본 고안에 따른 구성을 도시한 제 2 도에서, (12)는 어드레스 버스 A6, A5, A4상의 신호에 입출력 카드중의 하나를 지정해주는 통상의 디코우더이고, 입출력 랙 지정스위치(14)는 네개의 랙을, 예를, 각기 11, 10, 01, 00의 값으로 세트하기 위한 스위치이며, 입출력 랙 인에이블 수단(13)은 상기 어드레스버스 A8, A7상에 실린 랙 선택 데이타와 상기 세트된 랙 데이타가 조화될 때 디코우더(12)을 인에이블 시킨다.In FIG. 2 showing a configuration according to the present invention, reference numeral 12 denotes a conventional decoder which designates one of the input / output cards to a signal on the address buses A 6 , A 5 , and A 4 , and an input / output rack designation switch. (14) is a switch for setting four racks, for example, to values of 11, 10, 01, 00, respectively, and the input / output rack enable means 13 is a rack mounted on the address buses A 8 and A 7 . Decoder 12 is enabled when the selection data matches the set rack data.

제 2 도에서 알수 있는 바와 같이 입력카드(16)또는 출력카드(17)는 각기 하위 입력 및 출력부(18및 18')및 상위 입력 및 출력부(19및 19')로 구성되며, 그 각각은 입출력 장치 8점씩을 포함한다.As can be seen in FIG. 2, the input card 16 or output card 17 is composed of lower input and output sections 18 and 18 'and upper input and output sections 19 and 19', respectively. Includes eight input / output devices.

입출력 카드 1/2선택 신호발생부(15)는 디코우더(12)에서 디코우드된 하나의 출력 신호와 상기 어드레스라인 A3상의 신호를 수신하여 상기 하위 및 상위 입출력부(18, 19및 18', 19')를 각기 선택하는 신호를 발생한다.The input / output card 1/2 selection signal generator 15 receives one output signal decoded by the decoder 12 and a signal on the address line A 3 to receive the lower and upper input / output units 18, 19, and 18. ', 19') to generate a signal for each selection.

상기 입출력 랙 인에이블 수단(13)은 입출력 랙 지정스위치(14)로 부터의 각각의 신호와 어드레스 버스 A8, A7상의 각각의 신호가 입력되는 각각의 배타 OR회로와, 배타 OR회로의 두 출력이 입력되는 하나의 NAND회로로 구성된다. 따라서 상기 두신호가 서로 적절히 조화될때 해당하는 랙이 선택되므로 입출력 카드를 선택하는 디코우더(12)가 인에이블될 수 있다.The input / output rack enable means 13 includes two exclusive OR circuits to which respective signals from the input / output rack designation switch 14 and respective signals on the address buses A 8 and A 7 are input, and two exclusive OR circuits. It consists of one NAND circuit to which the output is input. Therefore, when the two signals are properly harmonized with each other, the corresponding rack is selected, so that the decoder 12 for selecting an input / output card can be enabled.

입출력 카드 1/2선택 신호 발생부(15)는 어드레스 라인 A3상의 신호에 따라 하위 입출력부 또는 상위 입출력부를 선별적으로 지정하기 위하여 디코우더(12)에서 디코우드된 하나의 출력 신호와 어드레스 라인 A3상의 신호가 입력되는 하나의 AND게이트와, 상기 디코우된 하나의 출력 신호와 어드레스 라인 A3상의 반전된 신호가 입력되는 하나의 AND게이트로 구성된다.The input / output card 1/2 selection signal generator 15 selects one output signal and the address decoded by the decoder 12 to selectively designate the lower input / output unit or the upper input / output unit according to the signal on the address line A 3 . One AND gate into which the signal on line A 3 is input, and one AND gate into which the decoded output signal and the inverted signal on address line A 3 are input.

간략히 본 고안의 작동을 설명하면, CPU(3)에서 출력된 랙 지정 신호가 스위치(14)에 의해 세트된 신호와 일치하면 입출력 랙 인에이블 수단(13)은 "L"출력을 발생한다. 이 출력은 디코우더(12)의 반전 인에이블 단자로 입력된다. 이로써 어느하나의 특정한 랙이 선택된 것이며, 인에이블된 디코우더(12)는 CPU(3)로 부터의 어드레스 라인 A6, A5, A4상의 입출력 카드 선택 신호를 디코우드하여 해당하는 특정 카드를 지정하는 신호를 출력한다. 또한 이 신호는 어드레스 라인 A3상의 카드의 하위 및 상위 입출력부를 인에이블시키는 신호와 함께 입출력 카드 1/2선택 신호 발생부(15)로 입력된다. 따라서 상기 신호발생부(15)로 부터 출력된 신호에 의해 하위 또는 상위 입출력부가 선택적으로 인에이블되므로, CPU(3)는 데이타 버스를 통하여 그들과의 데이타 통신을 단위 비트씩 일괄적으로 수행할 수 있다.Briefly describing the operation of the present invention, if the rack designation signal output from the CPU 3 matches the signal set by the switch 14, the input / output rack enable means 13 generates an "L" output. This output is the inverting enable terminal of the decoder 12. Is entered. This allows any one specific rack to be selected, and the enabled decoder 12 decodes the input / output card selection signals on the address lines A 6 , A 5 , and A 4 from the CPU 3 to decode the corresponding specific cards. Outputs a signal specifying. This signal is also input to the input / output card 1/2 selection signal generator 15 together with the signal enabling the lower and upper input / output portions of the card on the address line A 3 . Therefore, since the lower or upper input / output unit is selectively enabled by the signal output from the signal generator 15, the CPU 3 can collectively perform data communication with them by unit bit through the data bus. have.

Claims (3)

각기 상응하는 입출력 장치로 구분되는 두부분의 하위 및 상위 입출력부로 구성된 다수의 입출력 카드(16,17)와; 상기 다수의 입출력 카드중의 하나를 지정하는 어드레스 라인(A6, A5, A4)상의 신호에 의해 디코우드 작업을 수행하는 디코우드(12)와; 다수의 입출력 랙을 지정하는 어드레스 라인(A8, A7)과 관련하여 이들 랙을 일련의 이진수 값으로 세트하기 위한 입출력 랙 지정 스위치부(14)와; 상기 입출력 랙을 지정하는 어드레스 라인상의 데이타와 상기 세트된 랙 데이타에 응답하여 상기 디코우더(12)를 인에블시키기 위한 입출력 랙 인에이블 수단(13)과; 상기 디코우더(12)에서 디코우드된 하나의 출력 신호와 상기 어드레스 라인이외의 다른 하나의 어드레스 라인(A3)상의 신호에 응답하여 상기 하위 또는 상위 입출력부를 각기 선택적으로 지정하기 위한 입출력 카드 1/2선택 신호 발생부(15)를 포함하는 것을 특징으로하는 프로그래머블 콘트롤러의 입출력 랙 및 카드 선택 장치.A plurality of input / output cards (16, 17) composed of two lower and upper input / output units respectively divided into corresponding input / output devices; A decoder 12 which performs a decoder operation by a signal on an address line A 6 , A 5 , A 4 which designates one of the plurality of input / output cards; An input / output rack designation switch section 14 for setting these racks as a series of binary values with respect to address lines A 8 and A 7 designating a plurality of input / output racks; Input / output rack enable means (13) for enabling the decoder (12) in response to the data on the address line designating the input / output rack and the set rack data; I / O card 1 for selectively designating the lower or upper I / O units in response to one output signal decoded by the decoder 12 and a signal on another address line A 3 other than the address line. Input / output rack and card selection device of a programmable controller, characterized in that it comprises a / 2 selection signal generator (15). 제 1 항에 있어서, 상기 입출력 인에이블 수단(13)은 상기 입출력 랙 지정 스위치(14)로부터의 신호와 상기 입출력 랙 지정 어드레스 라인(A8, A7)상의 신호가 서로 각기 입력되는 각각의 베타 OR회로와, 상기 배타 OR회로의 출력이 공통입력되는 하나의 NAND회로로 구성된 것을 특징으로 하는 프로그래머블 콘트롤러의 입출력 랙 및 카드 선택장치.The input / output enable means (13) according to claim 1, wherein the input / output enable means (13) is a beta in which signals from the input / output rack designation switch 14 and signals on the input / output rack designation address lines A 8 and A 7 are respectively inputted. An input / output rack and card selection apparatus of a programmable controller comprising an OR circuit and one NAND circuit to which an output of the exclusive OR circuit is commonly input. 제 1 항에 있어서, 상기 입출력 카드 1/2선택 신호 발생부(15)는 상기 다른 하나의 어드레스 라인(A3)상의 신호와 디코우더(12)에서 디코우드된 하나의 출력 신호가 입력되는 하나의 AND회로와 상기 어드레스 라인상의 반전된 신호와 상기 디코우드된 하나의 출력 신호가 입력되는 하나의 AND 회로로 구성된 것을 특징으로 하는 프로그래머블 콘크롤러의 입출력 랙 및 카드 선택장치.2. The input / output card 1/2 selection signal generator 15 receives the signal on the other address line A 3 and one output signal decoded by the decoder 12. And an AND circuit and an AND circuit to which an inverted signal on the address line and the decoded output signal are input.
KR2019890019575U 1989-12-22 1989-12-22 I/o card selector for programmable controller KR920005094Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890019575U KR920005094Y1 (en) 1989-12-22 1989-12-22 I/o card selector for programmable controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890019575U KR920005094Y1 (en) 1989-12-22 1989-12-22 I/o card selector for programmable controller

Publications (2)

Publication Number Publication Date
KR910012463U KR910012463U (en) 1991-07-30
KR920005094Y1 true KR920005094Y1 (en) 1992-07-27

Family

ID=19293708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890019575U KR920005094Y1 (en) 1989-12-22 1989-12-22 I/o card selector for programmable controller

Country Status (1)

Country Link
KR (1) KR920005094Y1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468572B1 (en) * 2013-04-25 2014-12-04 주식회사 뉴티씨 (Newtc) I/O Circuit for data separation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101468572B1 (en) * 2013-04-25 2014-12-04 주식회사 뉴티씨 (Newtc) I/O Circuit for data separation

Also Published As

Publication number Publication date
KR910012463U (en) 1991-07-30

Similar Documents

Publication Publication Date Title
US5038317A (en) Programmable controller module rack with a relative rack slot addressing mechanism
US4755974A (en) Content-addressable memory
SE447764B (en) CHANNEL INTERFACE CIRCUIT BRANCH
KR840008189A (en) Memory Identification Device and Method
KR920013120A (en) Method and apparatus for addressing computer system
EP0041406B2 (en) Component identification in computer system
US4217658A (en) Process control system that controls its outputs according to the results of successive analysis of the vertical input columns of a hypothetical ladder diagram
KR0156152B1 (en) Maximum value selecting circuit
KR890015142A (en) Direct Memory Access Control
DK170584B1 (en) Paged storage for a data processing unit and method for operating it
EP0211087A1 (en) Test pattern generator
EP0347929A3 (en) Parallel processor
DK166174B (en) STORAGE UNIT EXTENSIBILITY FOR A COMPUTER
KR920005094Y1 (en) I/o card selector for programmable controller
JPS6112304B2 (en)
US4651301A (en) Circuit arrangement for performing rapid sortation or selection according to rank
EP0239979B1 (en) Priority order determination apparatus
US4101967A (en) Single bit logic microprocessor
KR890015135A (en) Data Processing Device with Bypass Circuit
US4404556A (en) Bit expansion circuit
EP0173746A1 (en) System of selecting address in input/output board
US4130886A (en) Circuit for rearranging word bits
US4388707A (en) Memory selecting system
US4015244A (en) Selective addressing system
EP0166220A2 (en) Digital data processing device with address allocation means

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee