Claims (2)
디지탈시계를 형성함에 있어서, 공지된 시계의 전면으로 현재시간을 표시하는 표시부(DP1)에 설정시각의 감산계수 상태를 표시하는 표시부(DP2) 및 설정시각에 대하여 현재 소요된 시간을 백분율로서 표시하도록 된 표시부(5)를 포함하여 이루어지는 것을 특징으로 하는 설정시각의 경과를 감산 및 백분율로 표시하는 시계.In forming a digital clock, the display portion DP 1 displaying the current time on the front of a known clock is displayed as a percentage of the display portion DP 2 displaying the state of the subtraction coefficient of the set time and the current time as a percentage. A watch for displaying the elapsed time of the set time as a subtraction and a percentage, comprising a display unit (5) configured to display.
제1항에 있어서, 표시부(DP2)의 구동을 이루는 설정시각 감산표시부(B)는 설정부(TS)에 시계부의 복수주파(f,cp)를 연결하여 카운터(C4)를 통하여 래치(9)에 설정시각을 래치케 연결하되 카운터클록펄스에 의하여 감산되는 감산기(10)를 통하여 디코더(11`)와 구동부(12`)를 통하여 표시부(PP2)에 감산에 의한 잔여시각을 표시하도록 하며 표시부(5)의 구동을 이루는 설정시각 백분율표시부(C)는 상기 설정시각 감산표시부(B)의 설정된 시각의 데이타를 래치(9)로부터 받아 100분주 연산하는 연산부(1)와 연산된 값중 적어도 한개의 샘플정보를 보유하는 래치부(2)의 출력을 통상의 시계부의 카운터 출력과 함께 일치회로부(3)에 연결하되 이 일치회로부(3)의 출력단으로 쉬프트래지스터(4)를 연결하여 이 출력으로 구동되는 분할된 백분율 표시부(5)를 연결하는 동시에 상기 쉬프트래지스터(4)의 출력단(ⓛ, ◎)에는 단안정 멀티바이브레이터(M/B)를 상기 표시부(5)사이에 개재접속하며 각각 타이머(6,6`)와 알람구동부(7,7`)를 접속하여 이루어지는 것을 특징으로 하는 설정시각의 경과를 감산 및 백분율로 표시하는 시계.The display device of claim 1, wherein the setting time subtraction display unit B, which drives the display unit DP 2 , connects the plurality of frequencies f and cp of the clock unit to the setting unit TS and latches the counter through the counter C 4 . 9) the set time is latched, and the remaining time by subtraction is displayed on the display portion PP2 through the decoder 11` and the driver 12` through the subtractor 10 subtracted by the counterclock pulse. The set time percentage display unit C for driving the display unit 5 receives at least one of the calculated values 1 and the calculated value from the latch 9 to receive data of the set time of the set time subtraction display unit B from the latch 9. The output of the latch section 2, which holds the sample information, is connected to the coincidence circuit section 3 together with the counter output of the normal clock section, and the shift register 4 is connected to the output terminal of the coincidence circuit section 3 to output the output. While connecting the divided percentage display section 5 driven by A monostable multivibrator (M / B) is interposed between the display section 5 at an output terminal (?, ◎) of the shift register 4, and a timer 6, 6 'and an alarm driver 7, 7, respectively. Clock that displays the elapsed setting time as a subtraction and a percentage, which is achieved by connecting `).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.