KR920000840Y1 - Signal detecting circuit for magnetic disc memory device - Google Patents
Signal detecting circuit for magnetic disc memory device Download PDFInfo
- Publication number
- KR920000840Y1 KR920000840Y1 KR2019870019594U KR870019594U KR920000840Y1 KR 920000840 Y1 KR920000840 Y1 KR 920000840Y1 KR 2019870019594 U KR2019870019594 U KR 2019870019594U KR 870019594 U KR870019594 U KR 870019594U KR 920000840 Y1 KR920000840 Y1 KR 920000840Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- resistor
- flop
- flip
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 신호검출 블럭도.1 is a conventional signal detection block diagram.
제2도는 종래의 회로도에 의한 신호파형도.2 is a signal waveform diagram according to a conventional circuit diagram.
제3도는 본고안의 신호검출 회로도.3 is a signal detection circuit diagram of the present invention.
제4도는 본고안의 회로도에 의한 신호파형도이다.4 is a signal waveform diagram according to the circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
가 : 필터 나 : 미분기A: Filter B: Differential
다 : 비교기 라 : 시간지연회로C: comparator d: time delay circuit
마 : 파형정형회로 OP1∼OP3 : 연산증폭기E: Waveform shaping circuit OP1 to OP3: Operational amplifier
L1 : 자기헤드 R1∼R16 : 저항L1: magnetic head R1 to R16: resistance
C1∼C11 : 콘덴서 L2∼L4 : 코일C1 to C11: condenser L2 to L4: coil
VR1, VR2 : 가변저항 MV1∼MV3 : 멀티바이브레이터VR1, VR2: Variable resistors MV1 to MV3: Multivibrators
NOR : 노아게이트 INV1 : 인버터NOR: Noah Gate INV1: Inverter
XOR1, XOR2 : 배타적오아게이트 BUF : 버퍼XOR1, XOR2: Exclusive Ogate BUF: Buffer
FF1 : D형 플립플롭FF1: D flip flop
이 고안은 컴퓨터의 보조기억장치에 관한 것으로 특히 자기디스크에서 검출된 아날로그 신호를 디지탈 신호로 변환시키는 기억장치의 신호검출회로에 관한 것이다.The present invention relates to an auxiliary memory device of a computer, and more particularly, to a signal detection circuit of a memory device for converting an analog signal detected from a magnetic disk into a digital signal.
종래의 자기디스크 신호검출회로는 제1도에 도시한 바와같이 자기헤드(1)로 부터의 신호를 증폭하는 증폭기(2)에 필터미분기(3)와 비교기(3)를 연결하고 상기 비교기(3)에 단안정멀티바이브 레이터(5)와 지연기(6) 플립플롭(7) 펄스정형기(8)를 연결하여 상기 자기헤드(1)에서 읽혀진 신호는 제2도에 도시한 바와 같이 증폭기(2)에서 증폭되고 이 증폭된 아날로그신호(a)는 필터의 미분기(3)를 통하여 미분된 신호(b)를 발생하고, 이 신호(b)는 영교차(영전위)위치가 신호(a)의 극점(피이크값)의 위치가 되고 비교기(4)를 통하여 얻은 신호(c)를 처리하여 최종적으로 디지탈 정보신호(g)를 얻게된다.In the conventional magnetic disk signal detection circuit, as shown in FIG. 1, a filter differentiator 3 and a comparator 3 are connected to an amplifier 2 which amplifies a signal from the magnetic head 1, and the comparator 3 ), The signal read from the magnetic head 1 is connected to the monostable multivibrator 5 and the retarder 6, the flip-flop 7, the pulse shaper 8, and the amplifier 2 is shown in FIG. And amplified analog signal (a) generates a differential signal (b) through the differentiator (3) of the filter, and this signal (b) has a zero crossing (zero potential) position of the signal (a). The position of the pole (peak value) is obtained and the signal c obtained through the comparator 4 is processed to finally obtain the digital information signal g.
이때 자기디스크의 기록밀도가 증가할수록 그 특성상 제2도의 신호(a')와 같은 신호의 숄더(Shoulder)부분의 길이가 증가하여 제2도의 신호(c')와 같이 에러신호의 발생률이 증가하게 되므로 일정한도 이상의 고밀도 자기디스크 장치에는 적용이 불가능한 단점이 있었으며 상기 신호(a')의 길이가 상대적으로 증가함으로써 영전위 비교기 출력이 불안정해지고 불필요한 에러펄스가 발생되므로 단안정멀티바이브레이터(5)와 지연기(6) 플립플롭(7)으로 구성된 시간영역 필터로는 제거할 수 없는 에러신호가 최종출력(g)에 포함되어 에러데이타를 출력할 수 있는 단점이 있었다.At this time, as the recording density of the magnetic disk increases, the length of the shoulder portion of the signal such as the signal a 'of FIG. 2 increases as the characteristic of the magnetic disk increases, so that the incidence rate of the error signal increases as the signal c' of FIG. Therefore, there is a disadvantage that it is not applicable to a high-density magnetic disk device of a certain degree or more, and because the length of the signal (a ') is relatively increased, the output of the zero potential comparator is unstable and an unnecessary error pulse is generated, thereby delaying the monostable multivibrator (5). An error signal that cannot be removed by the time domain filter composed of the flip-flop 7 is included in the final output g, thereby outputting error data.
이 고안은 상기와 같은 단점을 해결하기 위하여 안출한 것인바, 이고안의 목적은 미분기 출력으로부터 원신호 극점위치를 검출하기 위해 사용하는 영전위 비교기를 히스테리시스 특성을 갖는 비교기로 대체하여 영전위 근방에서 발생되는 에러펄스를 제거하고 또한 미분기 특성에 따라 비교기의 동작구간을 조절할 수 있도록 함으로써 최적의 동작조건에 동작하도록 하며 고정된 시간폭을 갖는 지연기 대신에 게이트로 구성한 펄스발생기와 플립플롭으로 지연시간 간격의 조절을 용이하게 하고, 보다 안정된 디지탈 신호를 변환하여 에러펄스의 가능성을 제거할 수 있도록 하는 자기디스크 기억장치의 신호검출회로를 제공하는데 있다.This invention was devised to solve the above disadvantages, and the purpose of Io'an is to replace the zero potential comparator used to detect the original signal pole position from the differentiator output. It eliminates error pulses and adjusts the operating period of the comparator according to the characteristics of the differentiator to operate at the optimum operating conditions.The delay time interval is made by the pulse generator composed of gate and flip-flop instead of the delayed delay time. The present invention provides a signal detection circuit of a magnetic disk storage device that facilitates the adjustment of a signal and converts a more stable digital signal to eliminate the possibility of error pulses.
상세히 설명하면 다음과 같다.It will be described in detail as follows.
자기헤드(L1)에 연상증폭기(OP1)와 저항(R1)(R2) 콘덴서(C1∼C4) 코일 (L2)(L3)로 구성된 필터(가)와 연산증폭기(OP2)에 저항(R3)과 콘덴서(C5) 콘일 (L4)로 구성된 미분기(나)를 연결한 회로에 있어서, 상기 미분기(나)에는 연산증폭기 (OP3)와, 저항(R4∼ R9) 가변저항(VR1) (VR2), 전원단자(-Va) (+Va)로 구성된 비교기(다)의 연산 증폭기(OP3)에 연결하고, 상기 비교기(다)출력단에는 D플립플롭 (FF1)으로 접속함과 동시에 저항(R10) (R16)과 콘덴서(C6)가 연결된 배타적오아게이트(XOP1)와, 전원단자 (+V) 저항(R11) 콘덴서(C7)가 연결된 멀티바이브레이터 (MV1)와, 인버터(INV1) 저항 (R12) 콘덴서(C8)가 연결된 노아게이트(NOR)와, 전원단자(+V) 저항(R13) 콘덴서(C9)가 연결된 멀티바이브레이터(MV2)로 구성된 시간지연회로(라)의 배타적 오아게이트(XOR1)에 연결하고, 상기 시간지연회로(라)의 출력신호는 D플립플롬(FF1)의 출력단에 인가하고, 상기 D플립플롬(FF1)출력단은 저항(R14) 콘덴서(C10)가 연결된 배타적오아게이트(XOR2)와, 전원단자(+V) 저항 (R15) 콘덴서(C11)가 연결된 멀티바이브레이터(MV3)와, 버퍼(BUF)로 구성된 정형회로(마)의 배타적 오아게이트(XOR2)에 연결한다.Filter (a) consisting of associative amplifier (OP1) and resistor (R1) (R2) and capacitor (C1 to C4) coil (L2) and (L3) to magnetic head (L1) and resistor (R3) to operational amplifier (OP2). In a circuit in which a differentiator (B) composed of a capacitor (C5) coil L4 is connected, the differentiator (I) includes an operational amplifier OP3, resistors R4 to R9, a variable resistor VR1 and a VR2, and a power supply. It is connected to the operational amplifier OP3 of the comparator (C) consisting of the terminal (-Va) (+ Va), and is connected to the output terminal of the comparator (C) with the D flip-flop (FF1) and at the same time, the resistor R10 (R16). Exclusive ogate (XOP1) connected to the capacitor (C6), power terminal (+ V) resistor (R11), multivibrator (MV1) connected to capacitor (C7), inverter (INV1) resistor (R12) capacitor (C8) Is connected to an exclusive oragate (XOR1) of a time delay circuit (D) consisting of a noah gate (NOR) connected to the multi-vibrator (MV2) connected to a power terminal (+ V) resistor (R13) and a capacitor (C9). Output delay of time delay circuit Is applied to the output terminal of the D flip-flop (FF1), and the output terminal of the D flip-flop (FF1) is an exclusive ogate (XOR2) connected with a resistor (R14) and a capacitor (C10), and a power terminal (+ V) resistor (R15). The condenser C11 is connected to the exclusive vibrator XOR2 of the shaping circuit e consisting of the multivibrator MV3 and the buffer BUF.
상기와 같이 구성된 회로에서 이들의 작용효과를 설명한다. 자기헤드(L1)를 통하여 읽혀진 신호는 연산증폭기(OP1)에 인가되어 제4도의 (h)와 같이 일정레벨로 증폭된 파형이 되고, 상기 신호는 필터(가)를 거침에 따라 노이즈 제거 및 안정된 후 미분회로(나)에 전송되므로써 제4도의 (i)와 같이 필터(가)의 출력신호를 시간에 대해 미분하여 비교기(다)인 연산증폭기(OP3)의 비반전단자(+)에 인가된다.The effect of these in the circuit comprised as mentioned above is demonstrated. The signal read through the magnetic head L1 is applied to the operational amplifier OP1 to form a waveform amplified to a predetermined level as shown in (h) of FIG. 4, and the signal is removed and stabilized as it passes through the filter. After that, it is transmitted to the differential circuit (b), and as shown in (i) of FIG. 4, the output signal of the filter (a) is differentiated with respect to time and applied to the non-inverting terminal (+) of the operational amplifier OP3, which is a comparator. .
따라서, 상기 연상증폭기(OP3)는 제4도의 (i)에서와 같이 바이어스저항(R6), (R9) 및 가변저항(VR2)에 의해 결정된 동작기준 전압(+V)과, 또한 -Va, +Va 전압을 바이어스저항(R5∼R7) 및 가변저항(VR1)에 의해 결정된 히스테리시스 구간(임계전압)(V1)(V2)(점선부분)이 형성됨에 따라 제4도의 (j)와 같이 미분기(나)의 출력이 기준레벨이 제로(Zero) 전위를 경유할때마다 신호의 레벨이 변화된다.Accordingly, the associative amplifier OP3 has an operating reference voltage (+ V) determined by the bias resistors R6, R9 and the variable resistor VR2 as shown in (i) of FIG. 4, and also -Va, + As the Va voltage is formed in the hysteresis section (threshold voltage) V1 (V2) (dotted line) determined by the bias resistors R5 to R7 and the variable resistor VR1, the differentiation (I) of FIG. Whenever the output of the reference signal passes through the zero potential, the signal level changes.
즉, 자기헤드(L1)의 검출신호가 히스테리시스 구간(V1), (V2)에 존재하고 기준전압인 영전위보다 높을 경우에는 연산증폭기(OP3)의 출력은 “하이”레벨로 되며, 영전위보다 낮을때에는 “로우”레벨의 신호를 출력시키게 된다.That is, when the detection signal of the magnetic head L1 is present in the hysteresis periods V1 and V2 and is higher than the zero potential which is the reference voltage, the output of the operational amplifier OP3 is at the “high” level, and is higher than the zero potential. When it is low, it outputs a signal of "low" level.
한편, 상기 비교기(다)의 출력은 시간지연회로(라) 및 D플립플롬(FF1) 인가된다. 즉, 연산증폭기(OP3)의 출력신호는 시간지면회로(라)의 배타적 오아게이트 (XOR1)의 양단에 인가되나 일측단자에는 저항(R10)과 콘덴서(C6)의 시정수에 따라 지연되어 배타적 오아게이트(XOR1)양단에 인가되는 신호는 시정수동안 서로 다른 레벨의 신호가 인가되므로써 제4도의 (K)와 같이 비교기(다)출력신호가 “하이”에서 “로우”또는 “로우”에서 “하이”로 천이될 때마다 펄스가 출력되어 멀티바이브레이터(MV1)로 인가된다.On the other hand, the output of the comparator (C) is applied to the time delay circuit (D) and the D flip-flop (FF1). That is, the output signal of the operational amplifier OP3 is applied to both ends of the exclusive or gate XOR1 of the time ground circuit D, but delayed by one of the terminals according to the time constants of the resistor R10 and the capacitor C6. As the signal applied across the gate XOR1 is applied with different levels of signals during the time constant, the comparator (C) output signal is changed from "high" to "low" or "low" as shown in (K) of FIG. Pulses are output and applied to the multivibrator MV1.
따라서, 멀티바이브레이터(MV1)에 펄스가 공급될때 마다 저항(R11) 및 콘덴서 (C7)의 시정수만큼 제4도의 (l)과 같이 일정한 폭을 갖는 구형파를 발생시킨다.Therefore, each time a pulse is supplied to the multivibrator MV1, a square wave having a constant width is generated as shown by (l) of FIG. 4 by the time constants of the resistor R11 and the capacitor C7.
또한, 멀티바이브레이터(MV1)의 출력신호인 구형파 펄스가 노아게이트(NOR)의 양단에 인가되나 일측단에는 인버터(INV1)와 저항(R12) 및 콘덴서(C8)에 의해 지연되므로써, 멀티바이브레이터(MV1)의 출력펄스가 “하이”에서 “로우”로 되는 천이부분만을 검출하여 제4도의 (m)과 같은 펄스를 출력시키게 되며, 이러한 펄스는 멀티바이브레이터(MV2)로 인가된다.In addition, a square wave pulse, which is an output signal of the multivibrator MV1, is applied to both ends of the noar gate NOR, but is delayed by an inverter INV1, a resistor R12, and a capacitor C8 at one end thereof, whereby the multivibrator MV1 ) Detects only the transition part where the output pulse goes from "high" to "low" and outputs a pulse as shown in (m) of FIG. 4, and this pulse is applied to the multivibrator MV2.
그러므로, 상기 멀티바이브레이터(MV2)는 노아게이트(NOR)로부터 펄스를 전송받을때 마다 저항(R13)과 콘덴서(C9)에 설정된 폭만큼 “로우”레벨의 제4도의 (n)과 같이 구형파를 발생시켜 D플립플롬(FF1)의 클럭신호로 인가하게 되며 상기 D플립플롬(FF1)은 클럭에 의해 비교기(다)의 출력신호를 제4도의 (o)와 같이 (DT)만큼 지연시키게 된다.Therefore, the multivibrator MV2 generates a square wave as shown in FIG. 4 (n) of the "low" level by the width set in the resistor R13 and the capacitor C9 each time a pulse is transmitted from the NOA gate NOR. As a result, the D flip-flop FF1 delays the output signal of the comparator C by a clock as shown in FIG.
한편, 비교기(다)의 신호(j)를 DT만큼 지연시킨 D플립플롬(FF1)의 출력신호 (o)는 배타적 오아게이트(XOR2) 양단에 인가되나 일측단에는 저항(R14) 및 콘덴서 (C10)의 시정수만큼 지연됨에 따라 제4도의 (P)와 같이 D플림플롬(FF1)의 출력신호 (O)가 “하이”에서 “로우”또는 “로우”에서 “하이”로 천이될 때만 펄스를 발생하여 멀티바이브레이터(MV3)로 인가 된다.On the other hand, the output signal o of the D flip-flop FF1 which delays the signal j of the comparator C by DT is applied across the exclusive oragate XOR2, but at one end, the resistor R14 and the capacitor C10 are applied. As the delay time is delayed by the time constant of), as shown in (P) of Fig. 4, the pulse signal is generated only when the output signal (O) of the D-flame flag (FF1) transitions from "high" to "low" or "low" to "high". Is generated and applied to the multivibrator MV3.
따라서, 멀티바이브레이터(MV3)는 배타적 오아게이트(XOR2)로 부터 펄스를 공급받을때 마다 저항(R15) 및 콘덴서(C11)로서 펄스폭이 설정된 제4도의 (q) 와 같은 구형파를 발생시킨후 버퍼(BUF)를 통하여 자기 헤드(L1)가 읽어낸 신호를 디지탈화시켜 출력시키게 된다.Therefore, the multivibrator MV3 generates a square wave as shown in (q) of FIG. 4 with the pulse width set as the resistor R15 and the condenser C11 whenever a pulse is supplied from the exclusive oragate XOR2. Through BUF, the signal read by the magnetic head L1 is digitized and output.
만일 제4도의 신호(h) 숄더부분(h')에 잡음이 더해져서 신호(i')와 같은 미분기 (나)의 출력이 되어도 상기 히스테리시스전압(-Va)(+Va)에 의해 설정된 히스테리시스 구간(V1), (V2)을 넘지않을 경우에는 노이즈 신호(j')부분이 나타나지 않으므로 자기디스크의 고밀도에 의한 불필요한 에러가 발생되지 않으며 불가피하게 상기 노이즈신호(j')가 발생하여도 그 펄스폭이 상기 시간지연회로(라)의 지연시간이 제4도의 신호 (n)에 도시된 지연시간(DT)보다 짧을 경우에는 최종출력신호(q)에 아무런 영향을 끼치지 않고 상기 히스테리시스구간(V1)(V2)과 기준전아(+V) 및 지연시간(DT)의 임의 설정이 가능하여 많은 융통성을 갖고 있다.Even if noise is added to the shoulder portion h 'of the signal h of FIG. 4, the hysteresis section set by the hysteresis voltage (-Va) (+ Va) is output even if the output of the differentiator (b) such as the signal i' is output. If it does not exceed (V1) and (V2), the noise signal (j ') does not appear, so that an unnecessary error does not occur due to the high density of the magnetic disk, and inevitably the pulse width even if the noise signal (j') is generated. If the delay time of the time delay circuit d is shorter than the delay time DT shown in the signal n of FIG. 4, the hysteresis section V1 has no effect on the final output signal q. It is possible to arbitrarily set (V2), the reference eye (+ V), and the delay time (DT), and thus has a lot of flexibility.
상기한 바와같이 간단한 회로의 추가로 종래의 기술로는 어려운 대용량 고밀고 자기디스크 장치에서의 신호검출이 기능하고 동작기준전압과 동작범위를 고정시키지 않으므로 인하여 자기디스크나 자기헤드 증폭기 필터미분기능 여러가지 변수요인에 적합하도록 상기 기준전압과 동작범위를 적절히 조절할 수 있으며 디지탈 신호의 지연을 시간지연기를 사용하지 않고 간단한 게이트들과 저항 콘덴서등으로 조합하였으므로 지연시간량의 조절도용이하여 자기헤드에서 검출된 아날로그 데이타를 완벽한 디지탈 신호로 전환할 수 있는 효과를 제공하게 되는 것이다.As described above, the addition of a simple circuit makes it possible to detect a signal in a large-capacity high-density magnetic disk device, which is difficult with the conventional technology, and does not fix the operation reference voltage and the operating range. The reference voltage and operating range can be properly adjusted to suit the factors, and the delay of the digital signal is combined with simple gates and resistor capacitors without using a time delay. The effect is to convert the data into a complete digital signal.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870019594U KR920000840Y1 (en) | 1987-11-12 | 1987-11-12 | Signal detecting circuit for magnetic disc memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870019594U KR920000840Y1 (en) | 1987-11-12 | 1987-11-12 | Signal detecting circuit for magnetic disc memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890011445U KR890011445U (en) | 1989-07-13 |
| KR920000840Y1 true KR920000840Y1 (en) | 1992-01-31 |
Family
ID=19269397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019870019594U KR920000840Y1 (en) | 1987-11-12 | 1987-11-12 | Signal detecting circuit for magnetic disc memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920000840Y1 (en) |
-
1987
- 1987-11-12 KR KR2019870019594U patent/KR920000840Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890011445U (en) | 1989-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4137504A (en) | Digital filter | |
| US4346411A (en) | Amplitude sensitive three-level detector for derivative read back channel of magnetic storage device | |
| US5019722A (en) | Threshold crossing detection with improved noise rejection | |
| KR920000840Y1 (en) | Signal detecting circuit for magnetic disc memory device | |
| US4564870A (en) | Signal detector of magnetic disk apparatus | |
| JP2960200B2 (en) | Peak detection circuit | |
| KR890015234A (en) | Data reproducing circuit for memory system with equalizer generating two different equalized signals used for data reproducing | |
| MY130836A (en) | Clock extracting device of disc reproducing apparatus | |
| TW369648B (en) | Device for write compensation in magnetic media recording | |
| KR860004382A (en) | Digital signal processing circuit | |
| JPS60262061A (en) | Zero-point passage detection circuit for signal | |
| US4849834A (en) | Read channel architecture for processing read head signals | |
| JP3388165B2 (en) | Vehicle traveling direction judgment circuit | |
| US5117193A (en) | Drop-out detection circuit | |
| JPH01134708A (en) | Magnetic medium reading signal pseudo-waveform preparing circuit for magnetic recording device | |
| KR930004987A (en) | Information reproduction circuit | |
| KR900002266A (en) | External magnetic field device of magneto-optical information recording and reproducing apparatus | |
| JPS60224151A (en) | Magnetic recording and reproducing circuit | |
| JPH02252104A (en) | Magnetic data reader | |
| KR0165276B1 (en) | Equipment for data reproduction | |
| SU1057984A1 (en) | Method and device for reproducing digital information | |
| KR940001052Y1 (en) | Synchronizing generating circuit for vcr | |
| JPS61152119A (en) | Waveform shaping circuit | |
| KR0145008B1 (en) | Digital data detecting circuit | |
| JPH04206002A (en) | Signal detecting circuit for data storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20011228 Year of fee payment: 11 |
|
| EXPY | Expiration of term |