Claims (7)
서로 병렬 연결된 한쌍의 풀업트랜지스터들과, 하나의 풀다운 트랜지스터를 가지는 출력구동단; 한쌍의 컴플리멘터리신호를 래치하기 위한 래치회로; 외부 출력 인에이블신호에 따라 상기 래치회로의 정출력신호를 게이트하여 제 2 인버터를 거쳐서 상기 출력 구동단의 하나의 풀업트랜지스터의 게이트에 공급하기 위한 제 2 게이트 회로; 외부출력 인에이블신호에 따라 상기 레치회로의 정출력신호를 게이트하기 위한 제 3 게이트회로; 상기 제 2 및 제 3 게이트회로의 출력신호에 따라 외부 공급 전압이 설정 전압보다 높을 때에는 외부공급전압으로 낮을 때에는 부스트된 전압으로 상기 출력구동단의 다른 하나의 풀업트랜지스터를 드라이빙 하기 위한 선택적 부스트랩회로를 구비한 것을 특징으로 하는 데이타 출력버퍼.An output driving stage having a pair of pull-up transistors connected in parallel with each other and a pull-down transistor; A latch circuit for latching a pair of complementary signals; A second gate circuit configured to gate a positive output signal of the latch circuit according to an external output enable signal and to supply the gate of one pull-up transistor of the output driving terminal through a second inverter; A third gate circuit for gated the constant output signal of the latch circuit according to an external output enable signal; An optional boost circuit for driving another pull-up transistor of the output driving stage with a boosted voltage when the external supply voltage is higher than the set voltage according to the output signal of the second and third gate circuits; Data output buffer, characterized in that provided with.
제 1 항에 있어서, 상기 선택적 부츠트랩회로는 소정의 일정전압(Vcon)을 발생하기 위한 정전압발생기; 상기 정전압발생기에서 공급되는 일정전압과 외부 공급전압(Vcc)을 비고하기 위한 비교기; 상기 비교기의 출력상태에 따라 상기 제 3 게이트회로의 로우출력에서 외부공급전압 또는 승압된 전압을 선택적으로 공급하기 위한 선택적 부츠트랩부하; 그리고 상기 제 2 게이트회로의 출력상태에따라 상기 선택적 부츠트랩부하를 드라이빙하기 위한 드라이브 트랜지스터를 구비한 것을 특징으로 하는 데이타 출력버퍼.The method of claim 1, wherein the selective bootstrap circuit comprises a constant voltage generator for generating a predetermined constant voltage (Vcon); A comparator for remarking a constant voltage supplied from the constant voltage generator and an external supply voltage Vcc; An optional bootstrap load for selectively supplying an external supply voltage or a boosted voltage at a low output of the third gate circuit according to the output state of the comparator; And a drive transistor for driving the selective bootstrap load according to the output state of the second gate circuit.
제 2 항에 있어서, 상기 선택적 부츠트랩부하는 상기 드라이브 트랜지스터에 결합된 부하트랜지스터와, 이 부하트랜지스터의 게이트단자와 상기 제 3 게이트회로의 출력단자 사이에 연결된 제 1 캐패시터와, 이 제 1 캐패시터를 프라차지시키기 위한 바이어싱트랜지스터와, 상기 제 3 게이트 회로 및 비교기의 출력을 조합하여 부츠트랩핑을 선택하기 위한 제 4 게이트 회로와, 이 제 4 게이트회로의 출력단자와 상기 부하트랜지스터의 소오스단자의 사이에 연결된 제 2 개패시터와, 상기 부하트랜지스터 및 드라이브 트랜지스터 사이에 연결되며 상기 제 3 게이트회로의 출력상태에 따라 스위칭 되는 스위칭 트랜지스터를 구비한 것을 특징을 하는 데이타 출력 버퍼.3. The method of claim 2, wherein the selective bootstrap load comprises: a load transistor coupled to the drive transistor; a first capacitor connected between the gate terminal of the load transistor and the output terminal of the third gate circuit; and the first capacitor. A biasing transistor for precharging, a fourth gate circuit for selecting bootstrap by combining outputs of the third gate circuit and the comparator, an output terminal of the fourth gate circuit, and a source terminal of the load transistor And a switching transistor connected between the load transistor and the drive transistor and switched according to the output state of the third gate circuit.
제 2 항에 있어서 상기 비교기는 게이트단자에 상기 정전압발생기의 일정 출력전압(Vcon)이 가해지고 소오스단자에 외부공급전압(Vcc)이 가해지는 PMOS 트랜지스터와, 게이트단자에 외부 인에이블신호(EN)가 가지는 드레인단자가 상기 PMOS 트랜지스터의 드레인단자에 연결된 소오스접지 NMOS 트랜지스터와, 상기 두 트랜지스터의 공통 드레인 단자전압을 버퍼링 하여 출력단자에 공급하기 위해 두개의 인버터로 된 CMOS 버퍼와, 상기 인버터들의 공통접속점에 게이트단자가 연결되고 드레인단자가 상기 공통드레인단자에 연결된 소오스접지 NMOS 트랜지스터를 구비한 것을 특징으로 하는 데이타 출력버퍼.The PMOS transistor of claim 2, wherein the comparator is applied with a constant output voltage Vcon of the constant voltage generator and an external supply voltage Vcc is applied to a source terminal, and an external enable signal EN is applied to a gate terminal. A source ground NMOS transistor having a drain terminal of the PMOS transistor connected to the drain terminal of the PMOS transistor, a CMOS buffer having two inverters for buffering the common drain terminal voltages of the two transistors and supplying them to an output terminal, and a common connection point of the inverters And a source grounded NMOS transistor having a gate terminal coupled to the drain terminal and a drain terminal coupled to the common drain terminal.
제 2 항에 있어서, 상기 비교기는 외부 인에이블신호(EN)에 의해 외부공급전압(Vcc)에서 NMOS 트랜지스터의 스레쉬홀드전압(VTN)을 뺀 제 1 비교신호를 발생하기 위한 수단과, 외부인에이블신호(EN)에 의해 상기 제1비교신호와 상기 정전압발생기의 일정전압 (Vcon)를 비교하기 위한 MOS 차동증폭기와, 상기 MOS 차동증폭기의 출력을 버퍼링하여 출력단자에 공급하기 위한 두개의 인버터로 된 CMOS 비퍼를 구비한 것을 특징으로 하는 데이타 출력버티퍼.3. The apparatus of claim 2, wherein the comparator comprises means for generating a first comparison signal obtained by subtracting the threshold voltage VTN of the NMOS transistor from the external supply voltage Vcc by an external enable signal EN and an external enable. A MOS differential amplifier for comparing the first comparison signal with a constant voltage Vcon of the constant voltage generator by a signal EN, and two inverters for buffering the output of the MOS differential amplifier to an output terminal. A data output buffer comprising a CMOS beeper.
제 2 항에 있어서, 상기 정전압 발생기는 교류신호를 발생하기 위한 발진기와, 이 교류신호에 의해 소정 펌핑를로 제 1 전원라인으로부터 전하를 펌핑하기 위한 차지펌퍼와, 이 차지펌퍼에 의해 펌핑된 전하를 충전하기 위한 전하충전 캐패시터와, 이 개패시터의 양단전압을 소정레벨로 리미팅하여 일정 전압을 출력하기 위한 전압리미터로 구비하여서 된것을 특징으로 하는 데이타 출력버퍼.3. The constant voltage generator according to claim 2, wherein the constant voltage generator comprises: an oscillator for generating an AC signal, a charge pump for pumping charge from the first power line with a predetermined pumping by the AC signal, and a charge pumped by the charge pump. A data output buffer comprising: a charge charging capacitor for charging; and a voltage limiter for outputting a constant voltage by limiting the voltages across the capacitor to a predetermined level.
제 1 항에 있어서, 상기 제 1 인버터는 풀업부하를 가지는 CMOS 인버터회로로 구성한 것을 특징으로 하는 데이타 출력버퍼.2. The data output buffer according to claim 1, wherein said first inverter is composed of a CMOS inverter circuit having a pull-up load.
※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.※ Note: This is to be disclosed by the original application.