KR910005704Y1 - White balance compensation circuit of multi-method tv - Google Patents

White balance compensation circuit of multi-method tv Download PDF

Info

Publication number
KR910005704Y1
KR910005704Y1 KR2019880019939U KR880019939U KR910005704Y1 KR 910005704 Y1 KR910005704 Y1 KR 910005704Y1 KR 2019880019939 U KR2019880019939 U KR 2019880019939U KR 880019939 U KR880019939 U KR 880019939U KR 910005704 Y1 KR910005704 Y1 KR 910005704Y1
Authority
KR
South Korea
Prior art keywords
white balance
output
pal
image processor
broadcasting
Prior art date
Application number
KR2019880019939U
Other languages
Korean (ko)
Other versions
KR900011153U (en
Inventor
김정봉
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880019939U priority Critical patent/KR910005704Y1/en
Publication of KR900011153U publication Critical patent/KR900011153U/en
Application granted granted Critical
Publication of KR910005704Y1 publication Critical patent/KR910005704Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/73—Colour balance circuits, e.g. white balance circuits or colour temperature control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/642—Multi-standard receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.No content.

Description

멀티 방식 TV의 화이트 밸런스 보정회로White Balance Correction Circuit of Multi TV

본 고안의 회로도.Circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

5 : 영상 프로세서 10 : CRT 드라이브단5: Image Processor 10: CRT Drive Stage

15 : 화이트 밸런스 제어부 I 20 : 화이트 밸런스 제어부 II15: White balance control unit I 20: White balance control unit II

Q1, Q2: 트랜지스터 VR1, VR2: 가변저항Q 1 , Q 2 : Transistor VR 1 , VR 2 : Variable resistor

D1, D2: 다이오드 R1-R4: 저항D 1 , D 2 : Diodes R 1- R 4 : Resistance

본 고안은 멀티방식 텔레비젼의 CRT 드라이브단에 있어서, 각 방송 방식에 따라 화이트 밸런스(White-balance)의 변화분을 보상해 주도록한 멀티 방식 TV의 화이트 밸런스 보정회로에 관한 것이다.The present invention relates to a white balance correction circuit of a multi-mode TV in which a CRT drive stage of a multi-mode television compensates for variations in white-balance according to each broadcasting system.

종래 PAL-N, PAL-M, NTSC 방송 방식을 수신하는 멀티 방식 텔레비젼에서는 각 방속 방식의 선택에 관계없이 영상 프로세서의 B-Y, R-Y, G-Y출력 직류전압을 그대로 CRT 드라이브단에 인가시키도록 구성되어 있는 관계로 방송방식의 선택에 따라 바탕색 즉 화이트 밸런스가 일정하지 못하게 되는 단점이 있었다.Conventionally, multi-mode televisions receiving PAL-N, PAL-M, and NTSC broadcasting systems are configured to apply the BY, RY, and GY output DC voltages of the video processor to the CRT drive stages regardless of the respective discharge system. As a result, the background color, that is, the white balance was not constant according to the selection of the broadcasting method.

즉 방속 방식의 선택에 관계 없이 영상 프로세서의 B-Y, R-Y, G-Y 출력 직류전압이 일정하게 CRT 드라이브단에 출력되어야 화이트 밸런스가 일정하게 되나 실질적으로 방송 방식에 따른 크로마 주파수가 각각 상이한 관계로 CRT 드라이브단에 인가되는 B-Y 출력전압이 방송방식에 따라 서로 틀리게 출력되므로써 각 방송 방식에 따라 화이트 밸런스가 일정하게 유지되게 못하는 것이다.That is, the white balance is constant when the BY, RY, and GY output DC voltages of the image processor are constantly output to the CRT drive regardless of the discharge method selected. The BY output voltages applied to the outputs are different from each other according to the broadcasting method, so that the white balance cannot be kept constant according to each broadcasting method.

이같이 멀티 방식 텔레비젼의 영상 프로세서에서 출력되는 B-Y출력은 PAL-N〉PAL-M〉NTSC 형태로 출력되게 되므로 화이트 밸런스를 일정하게 유지시킬수 없는 문제점이 있는 것이다.As such, the B-Y output from the video processor of the multi-mode television is output in the form of PAL-N > PAL-M > NTSC, so there is a problem that white balance cannot be kept constant.

본 고안은 이와같은 점을 감안하여 각 방속 방식에 따라 다르게 인가되는 스위칭 전압을 이용하여 영상프로세서의 B-Y 출력 직류전압을 보정해 주도록 하므로써 방속 방식이 상이하여도 화이트 밸런스를 일정하게 유지켜주도록 한 것이다.In view of the above, the present invention compensates the BY output DC voltage of the image processor by using a switching voltage applied differently according to each discharge method, thereby maintaining a constant white balance even when the discharge method is different. .

즉 본 고안은 스위칭 전압으로 화이트 밸런스 제어부를 구동시켜 B-Y출력레벨 방송방식에 관계없이 일정하게 CRT 드라이브단에 인가시키도록 한 것이다.That is, the present invention is to drive the white balance control unit with the switching voltage to be constantly applied to the CRT drive stage regardless of the B-Y output level broadcast method.

이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.

본 고안은 영상 프로세서(5)에서 각 방송 방식에 따라 다르게 출력되는 B-Y출력전압을 CRT 드라이브단(10)에 화이트 밸런스 제어부 I,II (15)(20)를 구동시켜 일정하게 인가되도록 하므로써 어떠한 방송 방식에서도 화이트 밸런스가 일정하게 유지되지 한 것이다.According to the present invention, any broadcast is outputted by driving the white balance controllers I and II (15) and 20 to the CRT drive stage 10 by outputting BY output voltage differently according to each broadcasting scheme from the image processor 5. The white balance is not kept constant.

즉 영상 프로세서(5)에서 각 방송방식에 따라 다르게 출력되는 B-Y출력을 화이트 밸런스 제어부 I,II(15)(20)에서 제어하여 방송 방식에 관계없이 일정한 전압으로 CRT 드라이브단(10)에 인가되도록 한 것이다.That is, the white balance control unit I, II (15) 20 controls the BY output, which is differently output according to each broadcasting method in the image processor 5, so that it is applied to the CRT drive stage 10 with a constant voltage regardless of the broadcasting method. It is.

이때 화이트 밸런스 제어부 I,II (15)(20)는 스위칭 전압으로 구동이 제어되는 트랜지스터(Q1)(Q2)의 에미터측은 다이오드(D1)(D2)와 저항(R2)(R5) 및 가변저항(VR1)(VR2)을 통하여 영상 프로세서(5)의 B-Y출력단과 연결되게 구성한 것이다.The white balance control I, II (15) (20 ) is an emitter side diode (D 1) (D 2) and a resistor (R 2) of the transistor (Q 1) (Q 2) is driven is controlled by the switching voltage ( R 5 ) and the variable resistor VR 1 (VR 2 ) are configured to be connected to the BY output terminal of the image processor 5.

즉 영상 프로세서(5)의 B-Y출력이 트랜지스터(Q1)(Q2)의 구동에 따라 가변저항(VR1)(VR2)과 저항(R2)(R4) 및 다이오드(D1)(D2)를 통하여 흐르게 되므로써 방송 방식에 따라 B-Y출력 전압레벨을 보정해 주도록 한 것이다.That is, the BY output of the image processor 5 is driven by the transistors Q 1 and Q 2. The variable resistors VR 1 , VR 2 , the resistors R 2 , R 4 , and the diode D 1 ( By flowing through D 2 ), the BY output voltage level is corrected according to the broadcasting method.

이때 트랜지스터(Q1)(Q2)의 베이스에 인가되는 스위칭 전압은 각 방송 방식에 따라 각기 다른 전압으로 인가되게 구성한다.At this time, the switching voltage applied to the base of the transistors Q 1 and Q 2 is configured to be applied to different voltages according to each broadcasting scheme.

즉 NTSC 방식에서는 트랜지스터(Q1)(Q2)의 베이스에 모두 하이레벨이 인가되게 하고, PAL-N 방식에서는 트랜지스터(Q1)의 베이스에 로우레벨, 트랜지스터(Q2)의 베이스에 하이레벨이 인가되게 하며, PAL-M 방식에서는 트랜지스터(Q1)의 베이스에 하이레벨, 트랜지스터(Q2)의 베이스에 로우레벨이 인가되게 한다.In other words, in the NTSC system, a high level is applied to the bases of the transistors Q 1 and Q 2. In the PAL-N method, a high level is applied to the base of the transistor Q 1 and a high level to the base of the transistor Q 2 . this is presented and, PAL-M method, causes a low level to the base of the base of the transistor (Q 1) at a high level, the transistor (Q 2) is applied.

이와같이 구성된 본 고안에서 밸런스의 보정을 NTSC 방식 수신시와, PAL-N 방식 수신시 및 PAL-M방식 수신시로 나누어 살펴 본다.In the present invention configured as described above, the balance correction is divided into NTSC reception, PAL-N reception and PAL-M reception.

먼저 본 고안은 영상 프로세서(5)에서 출력되는 B-Y출력전압이 방송방식에 따라 PAL-N〉 PAL-M〉 NTSC의 형태로 출력되어 지므로 PAL-N방식과 PAL-M방식 수신시에는 B-Y출력전압을 화이트 밸러스 제어부 I,II (15)(20)를 선택적으로 구동시켜 보정해 주도록 하므로써 NTSC 방식 수신사와 동일하게 B-Y출력레벨을 일치시켜 주도록 한 것이다.First, in the present invention, since the BY output voltage output from the image processor 5 is output in the form of PAL-N> PAL-M> NTSC according to the broadcasting method, the BY output voltage is received when receiving the PAL-N and PAL-M methods. By selectively driving and correcting the white balance control unit I, II (15) (20) to match the BY output level in the same way as the NTSC receiver.

이같은 본 고안에서 NTSC 방식 수신시를 먼저 살펴본다.In the present invention, the NTSC reception method will be described first.

NTSC 방식 수신시에는 화이트 밸러스 제어부 I,II (15)(20)의 트랜지스터(Q1)(Q2)의 베이스에 모두 하이 레벨의 스위칭 전압이 인가되므로 트랜지스터(Q1)(Q2)는 '턴오프'상태가 되어 영상 프로세서(5)의 B-Y출력에 하등의 영향을 미치지 않게된다.When receiving the NTSC method, since the high level switching voltage is applied to the bases of the transistors Q 1 and Q 2 of the white balance controllers I and II 15 and 20, the transistors Q 1 and Q 2 are ' Turn-off 'state, so that the BY output of the image processor 5 is not affected at all.

따라서 NTSC 방식 수신시에는 영상 프로세서(5)에서 출력되는 B-Y출력이 그대로 CRT 드라이브단(10)에 인가되어 화이트 밸런스를 일정하게 유지시켜 주게되며 후술하게됨 PAL-N, PAL-M 방식 수신시에는 영상 프로세서(5)의 B-Y출력을 NTSC 방식 수신시 출력되는 B-Y출력레벨로 맞추어 주므로써 방송방식에 관계없이 화이트 밸런스를 일정하게 유지시키는 것이다.Therefore, when the NTSC method is received, the BY output output from the image processor 5 is directly applied to the CRT drive stage 10 to maintain the white balance, which will be described later. When receiving the PAL-N or PAL-M method, By adjusting the BY output of the image processor 5 to the BY output level output when the NTSC method is received, the white balance is kept constant regardless of the broadcasting method.

즉 PAL-N방송 수신시에는 스위칭 전압이 트랜지스터(Q1)의 베이스에 로우레벨로 인가되고 트랜지스터(Q2)의 베이스에 하이레벨로 인가되므로 트랜지스터(Q1)는 '턴온'되고 트랜지스터(Q2)는 '턴오프'되게 된다.That is, when the PAL-N broadcast is received, the switching voltage is applied at the low level to the base of the transistor Q 1 and at the high level to the base of the transistor Q 2 , so that the transistor Q 1 is 'turned on' and the transistor Q 2 ) is 'turned off'.

따라서 화이트 밸런스 제어부 I,II (15)의 트랜지스터(Q1)의 '턴온'으로 영상 프로세서(5)의 B-Y출력단자에 가변저항(VR1)과 저항(R2) 및 다이오드(D1)를 병렬로 연결시켜준 결과되어 B-Y출력전압을 가변저항(VR1)으로 다운시켜 주게된다.Accordingly, the variable resistor VR 1 , the resistor R 2 , and the diode D 1 are connected to the BY output terminal of the image processor 5 by 'turning on' the transistor Q 1 of the white balance controllers I and II 15. As a result of the parallel connection, the BY output voltage is lowered to the variable resistor VR 1 .

즉 PAL-N방식 수신시에는 영상 프로세서(5)의 B-Y출력전압이 NTSC 일때보다 크게되므로 이때에는 트랜지스터(Q1)를 '턴온'시켜 다이오드(D1)와 저항(R2) 및 가변저항(VR1)을 B-Y출력단에 병렬 연결시켜 주므로써 가변저항(VR1)을 가변시켜 PAL-N방송 수신시의 B-Y출력전압을 NTSC 방송 수신시의 B-Y출력전압레벨으로 낮추어 주므로써 PLA-N방송 수신시에도 화이트 밸런스가 일정하게 유지되어 진다.That is, when the PAL-N method is received, the BY output voltage of the image processor 5 is greater than that of NTSC. At this time, the transistor Q 1 is 'turned on' so that the diode D 1 , the resistor R 2 , and the variable resistor ( By connecting VR 1 ) to BY output terminal in parallel, the variable resistor (VR1) is variable to lower the BY output voltage when receiving PAL-N broadcasting to the BY output voltage level when receiving NTSC broadcasting. The white balance is kept constant.

이와같이 PAN -N방송 수신시에는 스위칭 전압으로 화이트 밸런스 제어부 I, (15)를 구동시킴으로써 NTSC방식때와 동일하게 영상 프로세서(5)가 B-Y출력레벨을 맞추어 주어 화이트 밸런스가 일정하게 유지되는 것이다.As described above, when the PAN-N broadcast reception is performed, the white balance controllers I and 15 are driven by the switching voltage, so that the image processor 5 adjusts the B-Y output level in the same manner as in the NTSC system, so that the white balance is kept constant.

한편 PAL-M방송 수신시에는 상기 PAL-N방송 수신시와 동작이 동일하나 다만 화이트 밸런스 제어부 II(20)가 동작하는 것이 상이하다.On the other hand, when the PAL-M broadcast is received, the operation is the same as when the PAL-N broadcast is received, except that the white balance control unit II 20 operates.

즉 PAL-M방식 수신시에는 스위칭 전압이 트랜지스터(Q1)의 베이스에 하이레벨 트랜지스터(Q2)의 베이스에 로우레벨이 인가되므로 트랜지스터(Q2)만 '턴온'되어 가변저항(VR2)과 저항(R1) 및 다이오드(D2)를 영상프로세서(5)의 B-Y단자와 병렬로 연결되게 된다.That is PAL-M system reception has been only "turned on" because the low level to the base is a transistor (Q 2) of the switching power transistor (Q 1) high level, the transistor (Q 2) to the base of the variable resistor (VR 2) The resistor R 1 and the diode D 2 are connected in parallel with the BY terminal of the image processor 5.

따라서 PAL-M 방송수신시 NTSC 방식수신때 보다 높게 출력되는 B-Y출력전압을 화이트 밸런스 제어부 II (20)의 가변저항(VR2)으로 낮추어 주어 PAL-M 방송 수신시에도 B-Y출력전압을 NTSC 방송 수신시와 동일하게 낮추어 주므로써 화이트 밸런스가 일정하게 유지되도록 하는 것이다.Therefore, when the PAL-M broadcast is received, the BY output voltage, which is higher than the NTSC reception, is lowered by the variable resistor (VR 2 ) of the white balance controller II (20), so the BY output voltage is received even when the PAL-M broadcast is received. By lowering it equal to the hour, the white balance is kept constant.

이와같이 PAL-M 방송수신시에는 스위칭 전압으로 트랜지스터(Q2)를 '턴온'시켜 가변저항(VR2)과 저항(R4) 및 다이오드(D2)를 영상 프로세서(5)의 B-Y단자와 병렬로 연결시킴으로써 PAL-M 방송 수신시 NTSC 방송 수신시 보다 높게 출력되는 B-Y출력전압을 가변저항(VR2)으로 낮추어 NSTC 방식 때와 동일하게 조정해 주므로서 항상 일정한 화이트 밸런스를 유지할 수 있게 된다.As such, during PAL-M broadcast reception, transistor Q 2 is 'turned on' with switching voltage so that the variable resistor VR 2 , resistor R 4 , and diode D 2 are paralleled to the BY terminal of the image processor 5. By connecting to the PAL-M broadcast receiving NTSC broadcast receiving output voltage higher than the variable resistor (VR 2 ) by lowering the same as the NSTC method to maintain a constant white balance at all times.

즉 방송방식이 서로 상이할때에 영상 프로세서에서 출력되는 B-Y출력이 서로 상이하여 CRT 드라이브단의 화이트 밸런스가 일정하게 유지되지 못하였던 문제점을 본 고안에서는 방송 방식에 따라 스위칭 전압으로 화이트 밸런스 제어부 I,II의 구동을 제어해 주므로써 B-Y출력전압을 방송방식에 따라 보정해 주어 CRT 드라이브단의 화이트 밸런스를 일정하게 유지시켜 주는 것이다.That is, in the present invention, the white balance of the CRT drive stage was not kept constant because the BY outputs output from the image processor were different when the broadcasting methods were different from each other. By controlling the driving of II, the BY output voltage is corrected according to the broadcasting method, so that the white balance of the CRT drive stage is kept constant.

이같이 본 고안은 멀티 방식 텔레비젼에서 방송방식에 따라 화이트 밸런스가 상이하게 되는 문제점을 해결하여 어떠한 방송방식에서도 화이트 밸런스를 일정하게 유지시킬 수 있는 효과가 있는 것이다.As such, the present invention solves the problem that the white balance is different according to the broadcasting method in the multi-mode television, so that the white balance can be kept constant in any broadcasting method.

Claims (2)

영상 프로세서(5)의 B-Y 출력이 방송 방식을 선택하는 스위칭 전압에 의하여 구동이 제어되는 화이트 밸런스 제어부 I,II (15)(20)를 통하여 출력전압을 레벨이 일정하게 조정된 후 CRT 드라이브단(10)에 인가되게 구성한 멀티방식 TV의 화이트 밸런스의 보정회로.By adjusting the output voltage level through the white balance control unit I, II (15), 20, the driving of which is controlled by the switching voltage selecting the broadcasting method of the BY output of the image processor 5, the CRT drive stage ( 10) A white balance correction circuit of a multi-mode TV configured to be applied to 10). 제 1 항에 있어서, 화이트 밸런스 제어부 I,II (15)(20)는 방송방식에 따라 다르게 인가되는 스위칭 전압으로 트랜지스터(Q1)(Q2)의 구동을 제어하여 다이오드(D1)(D2)와 저항(R2)(R4) 및 가변저항(VR1)(VR2)을 방송 방식에 따라 선택적으로 영상 프로세서(5)의 B-Y단자에 연결되게 구성한 멀티방식 TV의 화이트 밸런스의 보정회로.The method of claim 1, wherein the white balance control unit I, II (15) (20 ) controls the driving of the switching voltage to be differently applied depending on the broadcasting scheme transistor (Q 1) (Q 2) the diode (D 1) (D 2 ) Correction of the white balance of a multi-type TV in which a resistor (R 2 ) (R 4 ) and a variable resistor (VR 1 ) (VR 2 ) are selectively connected to the BY terminal of the image processor 5 according to the broadcasting method. Circuit.
KR2019880019939U 1988-11-30 1988-11-30 White balance compensation circuit of multi-method tv KR910005704Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880019939U KR910005704Y1 (en) 1988-11-30 1988-11-30 White balance compensation circuit of multi-method tv

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880019939U KR910005704Y1 (en) 1988-11-30 1988-11-30 White balance compensation circuit of multi-method tv

Publications (2)

Publication Number Publication Date
KR900011153U KR900011153U (en) 1990-06-04
KR910005704Y1 true KR910005704Y1 (en) 1991-07-30

Family

ID=19281847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880019939U KR910005704Y1 (en) 1988-11-30 1988-11-30 White balance compensation circuit of multi-method tv

Country Status (1)

Country Link
KR (1) KR910005704Y1 (en)

Also Published As

Publication number Publication date
KR900011153U (en) 1990-06-04

Similar Documents

Publication Publication Date Title
US6778182B2 (en) Display device
FI74571C (en) FOER OMGIVNINGENS LJUS KAENSLIGT TELEVISIONSBILDSYSTEM MED MAONGFALDIGT OPERATIONSSAETT.
CA1231437A (en) Color television receiver
JP2808474B2 (en) Video control circuit
KR950008132B1 (en) Circuit controlling temperature of color
CA1257382A (en) Television receiver with delayed display
US4717953A (en) Brightness control circuit for a television receiver
KR910009882B1 (en) Video signal processing system
CA2114256C (en) Video circuit
CA1199103A (en) Kinescope black level current sensing apparatus
KR910005704Y1 (en) White balance compensation circuit of multi-method tv
CA1164995A (en) Video blanking circuit with controlled rate of unblanking
JPH07110058B2 (en) Video signal processor
EP0331256A2 (en) Automatic hue corrector apparatus
US5345267A (en) AKB apparatus with hot start flash prevention
US3967312A (en) Color television chroma demodulator circuit
GB1456439A (en) Independent electron gun bias control
EP0146343B1 (en) Control system for luminance/chrominance signal processing circuits
KR960004259Y1 (en) Brightness regulation circuit for monitor
JP2587917B2 (en) Cut-off adjustment device
KR960016850B1 (en) Apparatus for automatically controlling color in tv set
KR960003425Y1 (en) Vertical sweep control circuit for ntsc/pal compatible tv
KR890005764Y1 (en) White balance compensation circuit for t.v.
KR900000497B1 (en) Automatic white-level maintaining method
KR950005259Y1 (en) On screen display signal circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee