KR910005633Y1 - Pwm power amplifier circuit - Google Patents

Pwm power amplifier circuit Download PDF

Info

Publication number
KR910005633Y1
KR910005633Y1 KR2019880012025U KR880012025U KR910005633Y1 KR 910005633 Y1 KR910005633 Y1 KR 910005633Y1 KR 2019880012025 U KR2019880012025 U KR 2019880012025U KR 880012025 U KR880012025 U KR 880012025U KR 910005633 Y1 KR910005633 Y1 KR 910005633Y1
Authority
KR
South Korea
Prior art keywords
pwm
amplifier circuit
power amplifier
resistor
signal
Prior art date
Application number
KR2019880012025U
Other languages
Korean (ko)
Other versions
KR900003895U (en
Inventor
김형범
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880012025U priority Critical patent/KR910005633Y1/en
Publication of KR900003895U publication Critical patent/KR900003895U/en
Application granted granted Critical
Publication of KR910005633Y1 publication Critical patent/KR910005633Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/56—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor using a semiconductor device with negative feedback through a capacitor, e.g. Miller integrator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.No content.

Description

PWM식 파워앰프 회로PWM power amplifier circuit

제 1 도는 본 고안에 따른 PWM식 파워앰프 회로의 일 실시예.1 is an embodiment of a PWM power amplifier circuit according to the present invention.

제 2 도는 제 1 도의 삼각파 발진부 각부 파형도.2 is a waveform diagram of each part of the triangular wave oscillator of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1: 삼각파 발진부 2 : PWM : 신호 분해부1: triangle wave oscillator 2: PWM: signal decomposition unit

3 : PWM신호 차단부 IC1-IC3,IC1-IC2: 연산 증폭기3: PWM signal cut-off IC 1 -IC 3 , IC 1 -IC 2 : op amp

R1-R5,R1-R4,R12-R13: 저항 D1,D11,D12: 다이오드R 1 -R 5 , R 1 -R 4 , R 12 -R 13 : Resistor D 1 , D 11 , D 12 : Diode

C1,R2: 콘덴서 PC : 포토 커플러C 1 , R 2 : Condenser PC: Photocoupler

본 고안은 PWM(Pulse Width Modulation)식 파워앰프 회로에 관한 것으로, 특히 파워앰프 회로를 PWM식으로 하므로써 회로의 재현성을 높임과 동시에 조정의 단순화를 꾀하고, 또한 파워앰프 회로내에 보호회로를 부가하여 비상시에 대비토록 되어진 PWM식 파워앰프 회로에 관한 것이다.The present invention relates to a PWM (Pulse Width Modulation) power amplifier circuit. In particular, by making the power amplifier circuit PWM, it is possible to increase the reproducibility of the circuit and simplify the adjustment, and to add a protection circuit in the power amplifier circuit. The present invention relates to a PWM power amplifier circuit prepared for emergencies.

종래의 파워앰프 회로는 삼각파를 발진하는 발진부에서 한 가지의 파형만을 출력토록 되어있어 이를 양측 파워드라이브 회로로 분배하는 과정에서 서로 간섭이 일어나지 않도록 하기 위하여 지연회로, 브리지 회로등 복잡하고 까다로운 조정을 요하는 부분이 필요하였으며, 또한 만약의 사고에 대비하여 파워 드라이브 회로로 인가되어지는 신호를 외부에서 차단시킬 수 있도록 되어진 회로도 요구되었다.In the conventional power amplifier circuit, only one waveform is output from the oscillator oscillating triangular wave, and complicated and difficult adjustments such as delay circuit and bridge circuit are required to prevent interference with each other in the process of distributing it to both power drive circuits. In addition, a circuit was required to cut off the signal applied to the power drive circuit from the outside in case of an accident.

이에 본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로 서로 적정의 위상차를 가진 두 가지의 삼각파를 발진하는 삼각파 발진부와, 상기 삼각파 발진부로부터 인가되어지는 두가지의 삼각파를 컴멘트(command)신호와 각각 비교하여 컴멘드 신호에 비례하는 출력을 상호간섭없이 양측 파워 드라이브 회로로 분배하는 PWM신호 분배부와, 양측 파워 드라이브 회로로 인가되어지는 PWM신호를 차단시킬 수 있도록 되어진 PWM신호 차당부로 이루어져 있으며 이를 첨부된 예시도면에 의거하여 상세히 설명하면 다음과 같다.In order to solve the problems described above, the present invention is designed to solve the above problems, a triangular wave oscillator for oscillating two triangular waves having an appropriate phase difference from each other, and two triangular waves applied from the triangular wave oscillator with a command signal and It consists of a PWM signal divider which compares the output signal proportional to the command signal to both power drive circuits without mutual interference, and a PWM signal difference unit that can block PWM signals applied to both power drive circuits. When described in detail on the basis of the accompanying drawings attached as follows.

제 1 도는 본 고안에 따른 PWM식 파워앰프 회로의 일 실시예로서 삼각따 발진부(1)는 연산증폭기(IC1-IC3), 히스테리시스용 저항(R1,R2) 다이오드(D1), 적분용 저항(R3), 적분용 콘덴서(C1), 반전 증폭용 저항(R4,R5) 및 기생발진 방지용 콘덴서(C2)로 되어있고, PWM신호 분배부(2)는 연산증폭기(IC1-IC2) 및 히스테리시스용 저항(R1-R4)으로 되어있으며, PWM신호 차단부(3)는 다이오드(D11,D12), 전류제한용 저항(R11), 포코커플러(PC) 및 바이어스 저항(R12,R13)으로 된 것이다.1 is an embodiment of a PWM power amplifier circuit according to the present invention, the triangular oscillator 1 includes an operational amplifier (IC 1- IC 3 ), a resistor for hysteresis (R 1 , R 2 ) diode (D 1 ), Integrating resistor (R 3 ), integrating capacitor (C 1 ), inverting amplifying resistor (R 4 , R 5 ) and parasitic oscillation preventing capacitor (C 2 ), PWM signal distribution section (2) is an operational amplifier (IC 1 -IC 2 ) and hysteresis resistor (R 1 -R 4 ), PWM signal cut-off part 3 is diode (D 11 , D 12 ), current limiting resistor (R 11 ), poco coupler (PC) and bias resistors R 12 and R 13 .

미 설명부호 4,4'은 파워 드라브 회로이다.Reference numeral 4,4 'is a power drive circuit.

제 1 도에서 삼각파 발진부(1)의 연산증폭기(IC1) 및 다이오드(D1)에 의하여 A부의 파형은 제 2c 도에서와 같이 OV와 -10V범위에서 히스테리시스용 저항(R1,R2)으로 설정되어진 변화폭을 갖는 지속적 펄스파형으로 나타나게 되고, 이 펄스파형은 연산증폭기(IC2), 저항(R3) 및 콘덴서(C1)로 된 적분회로를 통해 제 2b 도에서와 같은 삼각파로 되어 B부로 출력되어지며, 또한 이 삼각파는 연산증폭기(IC3) 및 저항(R4,R5)을 거치면서 제 2a 도에서와 같이 180°위상차로 반전되어 C부로 출력되어지므로 결국 삼각파 발진부(1)에서는 서로 180°의 위상차를 가진 두가지의 삼각파를 출력하게 된다.The operational amplifier of the triangular wave oscillator 1 in Fig. 1 (IC 1) and a diode (D 1) A waveform portion is OV and -10V resistance for hysteresis in the range (R 1, R 2) as in the Figure 2c, by It appears as a continuous pulse waveform with a change width set to. This pulse waveform is a triangular wave as shown in FIG. 2b through an integrated circuit consisting of an operational amplifier (IC 2 ), a resistor (R 3 ), and a capacitor (C 1 ). The triangular wave is inverted by 180 ° out of phase as shown in FIG. 2a through the operational amplifier IC 3 and the resistors R 4 and R 5 , and is output to the C part. ) Outputs two triangle waves with 180 ° phase difference.

PWM 신호 분배부(2)는 상기 삼각파 발진부(1)로부터 인가되어지는 180°위상차를 가진 두가지의 삼각파를 컴멘드 신호와 가기각 비교하여 컴멘드 신호에 비례하는 펄스폭의 출력을 상호간섭없이 양측 파워 드라이브회로(4)(4)로 분배하게 되는데 연산증폭기(IC1)의 비반전단자(+) 및 또 다른 연산증폭기(IC2)의 비반전단자(-)로 인가되어지는 컴멘드 신호가(+)전위인 경우 연산증폭기(IC1)만의 컴멘드 신호에 비례하는 펄스폭으로 변조되어진 출력을 송출하게 되고, 컴멘드 신호가(-)전위인 경우에는 연산증폭기(IC1)만이 컴멘드 신호에 비례하는 펄스폭으로 변조되어진 출력을 송출하게 되고, 컴멘드 신호가(-)전위인 경우에는 연산증폭기(IC2)만이 컴멘드 신호에 비례하는 펄스폭으로 변조되어진 출력을 송출하게 되며, 만일 컴멘드 신호가 OV부근의 전위일 경우는 연산증폭기(IC1-IC2)가 동시에 작동되는 경우가 발생될 수 있으므로 이를 방지하기 위하여 연산증폭기(IC2)에는 히스테리시스용 저항(R1, R2)으로, 또한 다른 연산증폭기(IC2)에는 헤스테리시스용 저항(R1,R2)으로 데드타임(dead time)을 확보토록하였다.The PWM signal distribution unit 2 compares two triangle waves having a 180 ° phase difference applied from the triangle wave oscillation unit 1 with the command signal, and compares the output of the pulse width proportional to the command signal without mutual interference. the Com mendeu signal which is applied to the - power drive circuit 4 (4) there is distributed to the non-inverting terminal of the operational amplifier (IC 1), the non-inverting terminal (+), and another operational amplifier (IC 2) of the () If the potential is positive, the output is modulated with a pulse width proportional to the command signal of the operational amplifier IC 1 only.If the command signal is a negative potential, only the operational amplifier IC 1 is commanded. When the command signal has a negative potential, only the operational amplifier IC 2 outputs an output that is modulated with a pulse width proportional to the command signal. If the command signal is potential near OV A crying operational amplifiers (IC 1 -IC 2), so that can be generated when the unit is operating at the same time, the operational amplifier (IC 2) has for hysteresis resistor (R 1, R 2) in order to prevent this, also other operational amplifier (2 IC ), A dead time was secured by the resistances R 1 and R 2 for hysteresis.

상술한 바와같이 PWM신호 분배부(2)의 출력은 연산증폭기(IC1-IC2)에 의해 펄스로서 나타나며, 이 두 신호는 각각 컴멘드 신호 비례하는 펄스폭으로 됨과 동시에 히스테리시스용 저항(R1-R4)에 의해 동시에 출력되어 지지 않게되므로 상호간섭없이 양측 파워 드라이브 회로(4)(4')로 분배되어질 수 있게 된다.As described above, the output of the PWM signal distribution unit 2 is represented as a pulse by the operational amplifiers IC 1 -IC 2 , and these two signals become pulse widths proportional to the command signal, respectively, and at the same time, the resistance for hysteresis R 1. Since it is not simultaneously output by -R 4 ), it can be distributed to both power drive circuits 4 (4 ') without mutual interference.

PWM신호 차단부(3)는 만약의 사고에 대비하여 양측 파워 드라이브 회로(4)(4')로 인가되어지는 PWM신호를 차단시키기 위한 보호회로로서 PWM 파형 오프신호 입력단자로 OV전위 인가되어지면 포토 커를러(PC)의 발광소자가 턴온되면서 수광소자를 턴온시키게 되므로 PWM 신호 분배부(2)내 연산증폭기(IC1-IC2)의 출력은 각각 다이오드(D11,D12)를 통해 포토 커를러(PC)의 수광소자 및 바이어스 저항(R12)을 거쳐 다운되어져 양측 파워 드라이브 회로(4)(4')로 인가되어지는 PWM 신호를 차단시킬 수 있게된다.The PWM signal blocking unit 3 is a protection circuit for blocking the PWM signal applied to the power drive circuits 4 and 4 'on both sides in case of an accident. When the OV potential is applied to the PWM waveform off signal input terminal As the light emitting device of the photo colourer (PC) is turned on, the light receiving device is turned on, so that the outputs of the operational amplifiers IC 1- IC 2 in the PWM signal distribution unit 2 are respectively diodes D 11 and D 12 . The photovoltaic device (PC) is passed down through the light receiving element and the bias resistor (R 12 ) to be able to block the PWM signal applied to both power drive circuits (4) (4 ').

이와 같이 본 고안은 파워앰프 회로를 PWM 식으로 하므로써 조정부가 볼 필요하게 되어 회로의 재현성을 높일 수 있게됨과 동시에 회로의 단순화를 꾀할 수 있게되고, 또한 보호회로를 구성하므로써 비상시에 대비할수 있게되는 등의 장점이 있다.In this way, the present invention requires the power amplifier circuit to be PWM, so that the adjustment unit needs to be viewed, thereby increasing the reproducibility of the circuit and simplifying the circuit. Has the advantage.

Claims (4)

양측 파워 드라이브 회로로 컴멘드 신호에 따른 신호입력을 하도록 되어진 파워 앰프 회로에 있어서, 서로 적정의 위상차를 가진 두가지의 삼각파를 발진하는 삼각파 발진부(1)와 상기 삼각파 발진부(1)로부터 인가되어지는 두 가지의 삼각파를 컴멘드 신호와 각각 비교하여 컴멘드 신호에 비례하는 펄스폭의 출력을 상호 간섭없이 양측 파워 드라이브 회로로 분배하는 PWM 신호 분배부(2)와, 양측 파워 드라이브 회로로 인가되어지는 PWM신호를 차단시킬 수 있도록 되어진 PWM 신호 차단부(3)로 이루어진 것을 특징으로 하는 PWM 식 파워앰프 회로.In a power amplifier circuit configured to input a signal according to a command signal to both power drive circuits, a triangular wave oscillator 1 for oscillating two triangular waves having an appropriate phase difference from each other and two applied from the triangular wave oscillator 1 PWM signal distribution unit 2 for comparing the triangular waves of the branches with the command signals, respectively, and distributing the output of the pulse width proportional to the command signals to both power drive circuits without mutual interference, and PWM applied to both power drive circuits. PWM type power amplifier circuit, characterized in that consisting of a PWM signal blocking unit (3) which is capable of blocking a signal. 제 1 항에 있어서, 삼각파 발진부(1)는 연산증폭기(IC1-IC3), 히스테리시스용 저항(R1,R2) 다이오드(D1), 적분용 저항(R3), 적분용 콘덴서(C1), 반전증폭용 저항(R4,R5) 및 기생발진 방지용 콘덴서(C2)로 구성됨을 특징으로 하는 PWM식 파워앰프 회로.The triangular wave oscillator 1 includes an operational amplifier (IC 1 -IC 3 ), a resistor (R 1 , R 2 ) diode (D 1 ), an integration resistor (R 3 ), an integration capacitor ( C 1 ), the inverted amplifier (R 4 , R 5 ) and the parasitic oscillation prevention capacitor (C 2 ) consisting of a PWM power amplifier circuit. 제 1 항에 있어서, PWM 신호 분배부(2)는 연산증폭기(IC1,IC2) 및 히스테리시스용 저항(R1-R4)으로 구성됨을 특징으로 PWM식 파워앰프 회로.The PWM power amplifier circuit according to claim 1, wherein the PWM signal distribution unit (2) comprises an operational amplifier (IC 1 , IC 2 ) and a hysteresis resistor (R 1 -R 4 ). 제 1 항에 있어서, PWM신호 차단부(3)는 다이오드(D11,D12), 전류 제한용 저항(R11), 포토 커플러(PC) 및 바이어스 저항(R12,R13)으로 구성됨을 특징으로 하는 PWM식 파워앰프 회로.The method of claim 1, wherein the PWM signal blocking unit 3 is composed of a diode (D 11 , D 12 ), a current limiting resistor (R 11 ), a photo coupler (PC) and a bias resistor (R 12 , R 13 ). PWM power amplifier circuit characterized by.
KR2019880012025U 1988-07-26 1988-07-26 Pwm power amplifier circuit KR910005633Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880012025U KR910005633Y1 (en) 1988-07-26 1988-07-26 Pwm power amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880012025U KR910005633Y1 (en) 1988-07-26 1988-07-26 Pwm power amplifier circuit

Publications (2)

Publication Number Publication Date
KR900003895U KR900003895U (en) 1990-02-08
KR910005633Y1 true KR910005633Y1 (en) 1991-07-27

Family

ID=19277816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880012025U KR910005633Y1 (en) 1988-07-26 1988-07-26 Pwm power amplifier circuit

Country Status (1)

Country Link
KR (1) KR910005633Y1 (en)

Also Published As

Publication number Publication date
KR900003895U (en) 1990-02-08

Similar Documents

Publication Publication Date Title
CA2059805A1 (en) Semiconductor laser device driving circuit
KR910005633Y1 (en) Pwm power amplifier circuit
KR0133868B1 (en) Level setting cricuit for audio signals
DE3778780D1 (en) CIRCUIT ARRANGEMENT WITH A BRIDGE STAGE.
US4066981A (en) EMP Resistant oscillator with fiber optic frequency determining means
US4736152A (en) Load current interference reducing apparatus
JPS6347103Y2 (en)
GB1536083A (en) High-frequency pulse-modulated transmitters
JPH0336099Y2 (en)
JPS55115383A (en) Bias circuit for laser diode
CA2050756A1 (en) Modulator using low-pass filter as delay element
SU1520472A1 (en) Shaper of optical signals
SU634305A1 (en) Functional generator
SU720679A1 (en) Phase modulator
SE432169B (en) gate
SU595842A1 (en) Device for restoring carrier frequency
SU611289A1 (en) Arrangement for automatic tuning of radio transmitter power amplifier circuit
JPS599445Y2 (en) transistor detection circuit
GB1116169A (en) Improvements in or relating to gunn effect apparatus
JPH07297641A (en) Clock oscillator
KR900014897A (en) Phase detector for mark / space modulated signals
SU1580528A1 (en) Voltage follower
SU470904A1 (en) Frequency modulated quartz generator
CA2057649A1 (en) System for the generation of modulated optical signals
SU434418A1 (en) VOLTAGE MEMBER

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee