KR910005406B1 - Thin film transistor with pural gate insulating layer - Google Patents
Thin film transistor with pural gate insulating layer Download PDFInfo
- Publication number
- KR910005406B1 KR910005406B1 KR1019880013928A KR880013928A KR910005406B1 KR 910005406 B1 KR910005406 B1 KR 910005406B1 KR 1019880013928 A KR1019880013928 A KR 1019880013928A KR 880013928 A KR880013928 A KR 880013928A KR 910005406 B1 KR910005406 B1 KR 910005406B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate insulating
- thin film
- film transistor
- insulating layer
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 33
- ZZBAGJPKGRJIJH-UHFFFAOYSA-N 7h-purine-2-carbaldehyde Chemical compound O=CC1=NC=C2NC=NC2=N1 ZZBAGJPKGRJIJH-UHFFFAOYSA-N 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 8
- 229910017875 a-SiN Inorganic materials 0.000 claims abstract description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 238000001704 evaporation Methods 0.000 abstract 2
- 239000000463 material Substances 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
Description
제1도는 종래의 박막트랜지스터 구조를 도시한 단면도.1 is a cross-sectional view showing a conventional thin film transistor structure.
제2도는 본 발명에 의한 박막트랜지스터 구조를 나타낸 단면도.2 is a cross-sectional view showing a thin film transistor structure according to the present invention.
제3도는 본 발명에 의한 박막트랜지스터의 평면도.3 is a plan view of a thin film transistor according to the present invention.
제4도는 본 발명의 박막트랜지스터를 채용한 액정표시소자의 단면도.4 is a cross-sectional view of a liquid crystal display device employing the thin film transistor of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 기판 2 : 게이트 전극1
3 : 제1게이트 절연층 4 : 드레인 전극3: first gate insulating layer 4: drain electrode
5 : 오믹(Ohmic)층 6 : 반도체층5: ohmic layer 6: semiconductor layer
7 : 소스전극 8 : 제2게이트 절연층7 source electrode 8 second gate insulating layer
9 : 제3게이트 절연층9: third gate insulating layer
본 발명은 복수의 게이트절연층을 가진 박막트랜지스터(Thin Film Transistor)에 관한 것으로서, 특히 제조 과정에서 게이트 전극과 소스 전극사이에 에칭속도가 서로 다른 복수의 게이트 절연층을 형성하여 구성되는 박막트랜지스터와 그 제조 방법에 관한 것이다.The present invention relates to a thin film transistor (Thin Film Transistor) having a plurality of gate insulating layer, and in particular, a thin film transistor formed by forming a plurality of gate insulating layers having different etching rates between the gate electrode and the source electrode during the manufacturing process; The manufacturing method is related.
일반적으로 저전압, 저소비전력, 경량 박형의 특성을 보유하는 박막트랜지스터는, 액체와 같은 유동성을 지니면서 광학적으로는 결정처럼 규칙성 및 이방성을 나타내는 액정을 이용한 표시소자를 구동하기 위한 수단으로 이용되고 있다.In general, a thin film transistor having low voltage, low power consumption, and light weight thinness is used as a means for driving a display device using a liquid crystal having liquidity such as liquid and optically showing regularity and anisotropy as a crystal. .
이와 같이 액정표시 소자등에 사용되고 있는 종래의 박막트랜지스터는 제1도에 도시된 바와 같은 구조를 가지는데, 그 제조 공정을 살펴 보면, 제1의 금속 박막으로 기판(1)위에 게이트 전극(2)을 형성한 후, 게이트 절연층(3')인 a-SiN : H 막과 반도체층(6)인 a-Si : H막, 오믹층(5)인 n+a-Si : H막등을 화학 반응기상 장치(PECVD)로 연속 증착한다.As described above, the conventional thin film transistor used in the liquid crystal display device and the like has a structure as shown in FIG. 1. Referring to the manufacturing process, the
상기 과정을 이어서 반도체층(6)인 a-Si : H막과 오믹층(6)인 n+a-Si : H막을 사진 식갈술(Photo Lithography) 이용하여 패턴을 형성한 후 제2의 금속 박막으로 소스전극(7)과 드레인 전극(4)을 만든다. 그리고 소스전극(7)과 드레인 전극(4)을 형성한 후, 소스전극(7)과 드레인 전극(4)사이의 채널부분에 남아있는 오믹층(5)인 n+a-Si : H막을 건식 에칭으로 제거하여 박막트랜지스터를 제작한다.After the above process, a pattern of the a-Si: H film, which is the
상기와 같이 박막트랜지스터를 형성하는 과정에서 게이트 절연층(3')인 a-SiN : H와 반도체층(6)인 a-Si : H의 에칭속도가 서로 같아서 오믹층(5)인 n+a-Si : H와 반도체층(6)인 a-Si : H를 에칭할 때 게이트 절연층(3')인 a-SiN : H막도 동시에 에칭되는 경우가 자주 발생함으로써 게이트 절연층(3')이 과다 에칭되어 절연층을 약화시키는 원인이 되었는바, 후공정인 드레인 전극(4)과 소스전극(7)을 형성시키고 나면 게이트 전극(2)과 소스전극(7)의 교차부에서 단락(Short)이 발생하는 문제가 있으며, 또 전술한 박막트랜지스터를 사용하여 액정표시 소자를 제작하였을때는 표시 소자로서의 동작을 제대로 하지 못하는 결점이 대두 되었다.In the process of forming the thin film transistor as described above, the etching rates of the gate insulating layer 3 'a-SiN: H and the
따라서 본 발명은 상기와 같은 종래의 박막트랜지스터의 제조 과정을 통해 초래되는 제반 결점을 해소하기 위해 에칭 속도가 서로 다른 복수의 게이트 절연층을 가진 박막트랜지스터를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a thin film transistor having a plurality of gate insulating layers having different etching rates in order to solve various defects caused through the manufacturing process of the conventional thin film transistor as described above.
본 발명의 다른 목적은 복수의 게이트 절연층을 포함하는 박막트랜지스터의 제조방법을 제공하는데 있다. 상기한 목적을 달성하기위해 본 발명은 게이트 전극과 소스전극 사이에 에칭속도가 서로 다른 복수 게이트 절연층을 형성하되, 이 복수 게이트 절연층은 기판에 형성된 게이트 전극위에 400-800Å 정도로 SiO2를 증착한 제1게이트 절연층과, 상기한 제1게이트 절연층위에 2500-3500Å정도로 a-SiN : H를 증착한 제2게이트 절연층과, 제2게이트 절연층위에 SiO2를 증착한 제3게이트 절연층으로 됨을 특징으로 한다.Another object of the present invention is to provide a method of manufacturing a thin film transistor including a plurality of gate insulating layers. In order to achieve the above object, the present invention forms a plurality of gate insulating layers having different etching rates between the gate electrode and the source electrode, wherein the plurality of gate insulating layers deposit SiO 2 on the gate electrode formed on the substrate at about 400-800 Å. A first gate insulating layer, a second gate insulating layer deposited with a-SiN: H on the first gate insulating layer at about 2500-3500 mV, and a third gate insulating film deposited with SiO 2 on the second gate insulating layer Layered.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 기술하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
본 발명에 따라 제조된 박막트랜지스터는 제2, 3도에 도시된 바와 같이 게이트 전극과 소스전극 사이에 복수의 게이트 절연층을 가지는데, 그 제조 공정을 살펴보면 다음과 같다. 먼저, 유리 기판(1)에 제1의 금속박막으로 게이트 전극(2)을 형성한후, 화학반응 기상장치로 기판온도 350℃에서 SiH4, He, N2O가스(Gas)를 혼합하여 400-800Å정도로 SiO2를 증착시켜 제2게이트 절연층(8)을 형성하고, 연이어 기판온도 250℃에서 NH3를 7 : 5 혼합하여 2500-3500Å 정도로 a-SiN :H를 증착시켜 제1게이트 절연층(3)을 형성한 후, 제2게이트 절연층(8)을 형성하는 과정과 동이하게 제3게이트 절연층(9)을 형성한다.The thin film transistor manufactured according to the present invention has a plurality of gate insulating layers between the gate electrode and the source electrode as shown in FIGS. 2 and 3, and the manufacturing process thereof is as follows. First, the
그리고 제3게이트 절연층(9)을 증착 형성한후, 반도체층(6)과 오믹층(5)인 n+a-Si : H막을 증착하고, 사진 식각술로 소정의 패턴을 형성한다. 사진 식각술에 의해 패턴이 형성된 기판을 제2의 금속박막으로 드레인 전극(4)과 소스전극(7)을 형성한후, 드레인 전극(4)과 소스전극(7)사이의 채널부분에 남아있는 오믹층(5)을 에칭하여 박막트랜지스터를 형성한다.After the deposition of the third
상기와 같은 공정을 거쳐 제조된 박막트랜지스터는 게이트 전극(2)과 소스전극(7)사이에 에칭속도가 서로 다른 복수의 게이트 절연층이 매개되어 있어, 오믹층(5)과 반도체층(6)을 에칭할 때 과다 에칭이 되어 복수의 게이트 절연층중 임의의 게이트 절연층이 에칭되어도 다른 게이트 절연층에 있어 게이트 전극(2)과 소스 전극(7)이 단락되는 염려가 없고, 반도체층(6)과 게이트 전극(2)사이에 존재한 게이트 절연층으로 일정한 계면(Interface)이 형성됨으로 박막트랜지스터의 생산 효율을 증가시키게 된다.In the thin film transistor fabricated through the above process, a plurality of gate insulating layers having different etching rates are interposed between the
상기한 바와 같은 특수의 게이트 절연층을 가진 박막트랜지스터를 채용한 액정표시소자는 제4도에 도시된 바와 같이, 화소전극(10) 및 공통전극(13)과 액정배향막(11)을 형성시킨후, 상하 기판인 두장의 유리판(1a)(1b)을 일정 간격으로 부착하여 액정(15)을 주입하고, 상부기판인 유리판(1a)에는 칼라 필터(12) 및 블랙 매트릭스(14)을 설치하고, 하부 기판인 유리판(1b)에는 박막트랜지스터를 설치하여 전계를 액정에 가하도록 되어 있다.In the liquid crystal display device employing the thin film transistor having the special gate insulating layer as described above, as shown in FIG. 4, the
상술한 바와 같이 게이트 전극과 소스전극 사이에 그 에칭속도가 서로 다른 복수의 절연층을 내장함으로써 제조 공정상에서 반도체층과 저항접촉층을 에칭할 때 게이트 전극과 소스전극이 단락되는 경우를 방지할 수 있어 절연성이 좋은 박막트랜지스터를 얻을 수 있을 뿐만 아니라, 이를 채용한 소자의 효율 및 제품의 불량을 줄일 수 있는 장점이 있다.As described above, by embedding a plurality of insulating layers having different etching rates between the gate electrode and the source electrode, the gate electrode and the source electrode may be prevented from being shorted when the semiconductor layer and the ohmic contact layer are etched in the manufacturing process. In addition, it is possible to obtain a thin film transistor having good insulation, and to reduce the efficiency of the device and the defect of the product employing the same.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880013928A KR910005406B1 (en) | 1988-10-25 | 1988-10-25 | Thin film transistor with pural gate insulating layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880013928A KR910005406B1 (en) | 1988-10-25 | 1988-10-25 | Thin film transistor with pural gate insulating layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900007116A KR900007116A (en) | 1990-05-09 |
| KR910005406B1 true KR910005406B1 (en) | 1991-07-29 |
Family
ID=19278753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880013928A KR910005406B1 (en) | 1988-10-25 | 1988-10-25 | Thin film transistor with pural gate insulating layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910005406B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101021509B1 (en) * | 2008-06-12 | 2011-03-16 | 성균관대학교산학협력단 | Organic pyroelectric sensors integrated in thin-film transistors and the method for producing the same |
-
1988
- 1988-10-25 KR KR1019880013928A patent/KR910005406B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101021509B1 (en) * | 2008-06-12 | 2011-03-16 | 성균관대학교산학협력단 | Organic pyroelectric sensors integrated in thin-film transistors and the method for producing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900007116A (en) | 1990-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI388062B (en) | Etchant, and method for fabricating a thin film transistor substrate including conductive wires using the etchant and the resulting structure | |
| EP0419160B1 (en) | Amorphous silicon semiconductor devices | |
| US6800502B2 (en) | Thin film transistor, method of producing the same, liquid crystal display, and thin film forming apparatus | |
| US4797108A (en) | Method of manufacturing amorphous silicon field effect transistors | |
| US5777702A (en) | Liquid crystal display device and method of fabricating the same by patterning semiconductor, insulator, and gatelines with single mask | |
| KR100231936B1 (en) | Thin film transistor and manufacturing thereof | |
| KR100333180B1 (en) | TFT-LCD Manufacturing Method | |
| KR100338125B1 (en) | Thin Film Transistor and method for fabricating the same | |
| US7790582B2 (en) | Method for fabricating polysilicon liquid crystal display device | |
| KR910005406B1 (en) | Thin film transistor with pural gate insulating layer | |
| KR20030056828A (en) | Method For Forming Insulating Layer And Method For Forming The Polysilicon Thin Film Transistor | |
| US7112500B2 (en) | Thin film transistor, liquid crystal display and manufacturing method thereof | |
| KR100458842B1 (en) | Thin film transistor for liquid crystal display device and manufacturing method | |
| JPS6144467A (en) | Thin film transistor | |
| US5916737A (en) | Method for fabricating liquid crystal display device | |
| JP3283919B2 (en) | Method for manufacturing thin film transistor | |
| KR0133863B1 (en) | Thin film transistor | |
| KR100790934B1 (en) | Thin Film Transistor and method for fabricating the same | |
| KR100476055B1 (en) | a method for manufacturing of reflexible TFT LCD panel | |
| JPH04150071A (en) | High pressure thin film transistor | |
| KR970005952B1 (en) | Thin film transistor & method of manufacturing the same | |
| KR100641627B1 (en) | Amorphous-Silicon Thin Film Transistor and method for fabricating the same | |
| KR920003705B1 (en) | Method of manufacturing amorphous silicon thin film transistor | |
| JPH0815216B2 (en) | Method for manufacturing amorphous silicon thin film transistor | |
| JPH03222369A (en) | Thin film transistor and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080701 Year of fee payment: 18 |
|
| EXPY | Expiration of term |