KR910005362Y1 - Cut off level compensation circuit of original color signal - Google Patents

Cut off level compensation circuit of original color signal Download PDF

Info

Publication number
KR910005362Y1
KR910005362Y1 KR2019880012424U KR880012424U KR910005362Y1 KR 910005362 Y1 KR910005362 Y1 KR 910005362Y1 KR 2019880012424 U KR2019880012424 U KR 2019880012424U KR 880012424 U KR880012424 U KR 880012424U KR 910005362 Y1 KR910005362 Y1 KR 910005362Y1
Authority
KR
South Korea
Prior art keywords
color signal
signal
crt
cut
output
Prior art date
Application number
KR2019880012424U
Other languages
Korean (ko)
Other versions
KR900004105U (en
Inventor
한홍수
Original Assignee
삼성전자주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 안시환 filed Critical 삼성전자주식회사
Priority to KR2019880012424U priority Critical patent/KR910005362Y1/en
Publication of KR900004105U publication Critical patent/KR900004105U/en
Application granted granted Critical
Publication of KR910005362Y1 publication Critical patent/KR910005362Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/645—Beam current control means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/646—Circuits for processing colour signals for image enhancement, e.g. vertical detail restoration, cross-colour elimination, contour correction, chrominance trapping filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.No content.

Description

원색신호의 컷 오프레벨 보정회로Cut-off level correction circuit of primary color signal

제 1 도는 종래의 회로도.1 is a conventional circuit diagram.

제 2 도는 본 고안의 회로도.2 is a circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

101-103 : 색신호처리부 104 : 색신호출력단101-103: color signal processing unit 104: color signal output terminal

110, 135 : 오차증폭기 115 : 귀선소거펄스발생부110, 135: error amplifier 115: return erase pulse generator

120 : CRT화면 130 : 가산기120: CRT screen 130: adder

TR1, TR2: 트랜지스터 D1: 다이오드TR 1 , TR 2 : Transistor D 1 : Diode

VR1: 가변저항 R1,-R7, : 저항VR 1 : Variable resistor R 1 , -R 7 ,: Resistance

AMP1-AMP3: 증폭기 C1-C3: 콘덴서AMP 1 -AMP 3 : Amplifier C 1 -C 3 : Condenser

본 고안은 TV 신호의 원색 드라이브방식에 있어서, 원색신호의 컷 오프(Cut off)레벨보정회로에 관한 것으로 특히, CRT의 캐소드측의 빔 전류를 검출하여 보다 정확한 자동 컷 오프레벨을 보정하기 위한 원색신호의 컷 오프레벨 보정회로에 관한 것이다.The present invention relates to a cut-off level correction circuit of a primary color signal in the primary color drive method of a TV signal. In particular, the primary color for correcting a more accurate automatic cutoff level by detecting a beam current on the cathode side of a CRT. A cut off level correction circuit of a signal.

종래에는 제 1 도에 도시한 바와같이 색신호 처리회로(130)를 통한 출력색신호(R)(G)(B)가 저항(R12-R14)을 통해 각 증폭기(AMP1-AMP3)에서 증폭된 후 CRT(12)에 인가되었다.Conventionally, as shown in FIG. 1, the output color signals R, G, and B through the color signal processing circuit 130 are output from the respective amplifiers AMP 1 -AMP 3 through the resistors R 12 -R 14 . After amplification was applied to the CRT (12).

이때 상기 증폭기입력 전단에서 색신호들의 전류 검출이 이루어져 저항(R15-R17)을 통해 오차증폭기(135)에서 기준전압과 비교되어 색신호의 오차가 증폭되어 출력되었다.At this time, the current of the color signals is detected at the front end of the amplifier input, and the error amplifier 135 is compared with the reference voltage through the resistors R 15 -R 17 to amplify and output the error of the color signal.

이와같은 종래의 구성으로 다크(DARK)전류의 검출이 색신호 출력증폭기의 전단에서 이루어져 사실상 정확한 컷 오프가 이루어지지 않은 문제점이 발생되었다.In this conventional configuration, the detection of the dark current (DARK) occurs at the front end of the color signal output amplifier, which causes a problem in that an accurate cutoff is not achieved.

그 원인은 CRT의 캐소드로 입력되는 빔전류와 상기 색신호처리회로의 출력전류는 많은 차이가 발생되고 있기 때문이다.This is because the beam current input to the cathode of the CRT and the output current of the color signal processing circuit have a large difference.

본 고안은 상기와 같은 문제점을 해결하기 위하여 안출된 것인바, 정확한 컷 오프 레벨을 맞추기 위해서 색신호 출력증폭기를 거쳐 CRT 캐소드로 입력되는 빔 전류를 다이오드와 트랜지스터 및 부하저항을 이용하여 정확한 다크전류를 검출하고 이 검출전류를 오차증폭기에 입력시켜 기준전압과 비교하여 그 차운을 귀선소거 펄스(Blanking Pulse)와 혼합하여 출력단에 궤환(Feedback)시켜 줌으로써 컷 오프레벨을 보정시키도록 한 것으로 이하 첨부된 도면에 의하여 본 고안을 상세히 설명하면 다음과 같다.The present invention was devised to solve the above problems. In order to match the correct cut-off level, the beam current inputted through the color signal output amplifier to the CRT cathode is detected by using a diode, a transistor, and a load resistor to detect an accurate dark current. The detection current is input to the error amplifier and compared with the reference voltage, and the difference is mixed with a blanking pulse to feed back to the output stage to correct the cut-off level. When the present invention is described in detail as follows.

제 2 도는 본 고안의 회로도로서 비디오신호를 받아 귀선소거펄스를 발생하는 귀선소가 검출펄스 발생부(115)는 가산기(120)를 통해 적색신호처리부(101)로 접속된다.2 is a circuit diagram of the present invention, which receives a video signal and generates a blanking pulse, and a detection pulse generator 115 is connected to the red signal processor 101 through an adder 120.

상기 적색신호처리부(101)의 색신호출력단(104)에서 출력된 적색(RED)신호는 스피드업 콘덴서(C1)와 저항(R1)을 통해서 증폭용 트랜지스터(TR1)의 베이스에 접속되고 상기 트랜지스터(TR1)의 에미터는 부하저항(R3)과 필터콘덴서(C2)와 바이어스 가변저항(VR1)을 통해 전원(B2)에 접속되며 상기 트랜지스터(TR1)의 콜렉터는 부하저항(R2)과 전원(B1)에 의해 적색신호를 증폭 출력시키도록 접속하되 출력신호는 다이오드(D1)를 통하여 보호 저항(R4)을 거쳐 CRT(120)의 적색 캐소드단자로 접속된다.The red signal output from the color signal output terminal 104 of the red signal processor 101 is connected to the base of the amplifying transistor TR 1 through a speed-up capacitor C 1 and a resistor R 1 . a transistor (TR 1) for being connected to an emitter load resistor (R 3) and a filter capacitor (C 2) and the power supply via the bias variable resistor (VR 1) (B 2) a collector of said transistor (TR 1) is a load resistance (R 2 ) and a power supply B 1 are connected to amplify and output the red signal, but the output signal is connected to the red cathode terminal of the CRT 120 through the protection resistor R 4 through the diode D 1 . .

상기 다이오드(D1)의 애노드와 캐소드는 전류검출용 트랜지스터(TR2)의 베이스와 에미터에 각각 접속되고 상기 트랜지스터(TR2)의 베이스와 콜렉터 사이에 콘덴서(C3)가 접속되고 분합저항(R5)(R6)을 통해 커플링 저항(R7)에 접속된다.The anode and the cathode of the diode D 1 are connected to the base and emitter of the current detection transistor TR 2 , respectively, and the capacitor C 3 is connected between the base and the collector of the transistor TR 2 , and a resistor It is connected to the coupling resistor R 7 via (R 5 ) (R 6 ).

한편 녹색(GREEN)신호 처리부(102)와 청색(BLUE)신호 처리부(103)도 상기 적색신호처리부(101)와 마찬가지로 구성하고 각 처리부(101-103)의 검출전류는 저항(R7-R9)과 공통 접속되고 기준전압과 비교하기 위해 오차증폭기(110)의 입력측에 접속되고 상기 오차증폭기(110)의 출력은 상기 가산기(120)에 접속되어 귀선소거검출펄스와 가산되어 신호의 레벨을 보상하게 구성된다.Meanwhile, the green signal processing unit 102 and the blue signal processing unit 103 are configured similarly to the red signal processing unit 101, and the detection current of each processing unit 101-103 is a resistor (R 7 -R 9). Is connected to the input side of the error amplifier 110 for comparison with the reference voltage and the output of the error amplifier 110 is connected to the adder 120 and added with a blanking detection pulse to compensate for the signal level. It is configured.

이하 이들의 동작 및 작용효과를 설명한다.The operation and effect of these will be described below.

제 2 도에서 각각의 색신호처리부(101-103)가 같은 구성되 같은 동작을 하므로 이중 적색신호 처리부(101)를 예로들어 설명한다.In FIG. 2, since each color signal processing unit 101 to 103 performs the same operation with the same configuration, the dual red signal processing unit 101 will be described as an example.

색신호는 색신호출력단(104)에서 출력되고 이 출력된 색신호는 스피드업 콘덴서(C1)와 저항(R1)을 통해 증폭용 트랜지스터(TR1)의 베이스에 인가되어 상기 트랜지스터(TR1)를 도통시키며 상기 도통된 트랜지스터(TR1)의 콜렉터에 전원(B1)과 직렬연결된 부하저항(R2)에 의해 상기 색신호는 반전증폭되어 다이오드(D1)와 저항(R4)을 통해 CRT(120)에 인가되고 상기 도통된 트랜지스터(TR1)에 에미터에 전원(B2)과 연결된 바이어스 가변저항(VR1)과 필터콘덴서(C2) 및 부하저항(R3)에 의해서 일정한 전위를 만들어주어 상기 CRT(120)로의 출렬레벨을 조정하여 준다.The color signal is output from the color signal output terminal 104 and the output color signal is applied to the base of the amplifying transistor TR 1 through the speed-up capacitor C 1 and the resistor R 1 to conduct the transistor TR 1 . The color signal is inverted and amplified by the load resistor R 2 connected in series with the power supply B 1 to the collector of the conducting transistor TR 1 , and the CRT 120 is connected through the diode D 1 and the resistor R 4 . ) And a constant potential is formed by the bias variable resistor VR 1 , the filter capacitor C 2 , and the load resistor R 3 connected to the emitter TR 1 and connected to the power supply B 2 to the emitter. To adjust the output level to the CRT (120).

이때 상기 트랜지스터(TR1)의 콜렉터에서 출력되는 적색신호는 전류검출용 트랜지스터(TR2)의 베이스에 로우신호로 인가되므로 상기 트랜지스터(TR2)는 도통하고 상기 도통된 트랜지스터(TR2)의 콜렉터에는 에미터에 걸려있는 다이오드(D1)전압이 나타나며 동시에 상기 다이오드(D1)의 캐소드에 나타난 색신호는 상기 보호저항(R4)을 통해 CRT(120)의 캐소드로부(-)의 적색신호가 입력된다.At this time, since the red signal output from the collector of the transistor TR 1 is applied as a low signal to the base of the current detection transistor TR 2 , the transistor TR 2 is conductive and the collector of the conducting transistor TR 2 is conducted. The diode (D 1 ) voltage across the emitter appears and at the same time the color signal displayed on the cathode of the diode (D 1 ) is the red signal of the cathode portion (-) of the CRT (120) through the protection resistor (R 4 ). Is input.

여기서 상기 보호저항(R4)의 전단에서 트랜지스터(TR2)의 콜렉터에 검출된 신호는 분압저항(R5)(R6)을 통하여 일정비율로 감쇠되어진 후에 커플링저항(R7)을 통해 오차증폭기(110)에서 기준전압과 비교하여 그 오차신호를 가산기(120)에서 귀선소거펄스와 가산함으로써 색신호의 신호레벨을 보정하게 된다.Here, the signal detected by the collector of the transistor TR 2 at the front of the protection resistor R 4 is attenuated at a constant rate through the voltage divider R 5 and R 6 , and then through the coupling resistor R 7 . The error amplifier 110 corrects the signal level of the color signal by adding the error signal with the retrace clear pulse in the adder 120 compared with the reference voltage.

여기에서 귀선소거펄스 발생부(115)와 검출된 신호를 비교증폭하는 오차증폭기(110)사이의 가산기(120)는 통상 TV의 크로마 집적회로 내부에서 신호처리가 된다.Here, the adder 120 between the blanking pulse generator 115 and the error amplifier 110 for comparatively amplifying the detected signal is subjected to signal processing in a chroma integrated circuit of a TV.

이상에서 설명한 바와같이 종래의 색신호 자동 컷 오프 회로에서 컷 오프레벨의 오차가 CRT의 컷 오프특성에 따라 많은 변동이 있었지만 본 고안에서는 CRT의 캐소드측에서 빔 전류를 검출하여 보다 정확한 자동컷 오프레벨회로가 되도록 함으로써 컷 오프레벨의 안정화를 도모하는 효과가 있는 것이다.As described above, in the conventional color signal automatic cut-off circuit, the error of the cut-off level varies greatly according to the cut-off characteristic of the CRT. However, in the present design, the auto-cut off-level circuit is more accurate by detecting the beam current on the cathode side of the CRT. It is effective to stabilize the cut-off level by setting to.

Claims (3)

CRT로 입력되는 색신호의 컷 오프레벨을 처리하는 회로에 있어서, 각각의 색신호(R)(G)(B)처리부 내에있는 색신호출력단의 출력신호는 반전증폭시켜 일정전위를 만들어 CRT에 인가되는 출력레벨을 조정하는 수단과, 상기 CRT에 인가되기 전단에서 검출한 빔전류를 일정비율로 감쇠시킨후에 기준전압과 비교하여 그 오차를 귀선소거 펄스신호와 가산시키는 수단과를 구비하여 혼합된 신호를 색신호 출력단에 궤환시켜 줌으로써 색신호의 컷 오프레벨을 보정하도록 구성한 것을 특징으로 하는 원색신호의 컷 오프레벨 보정회로.In the circuit which processes the cut-off level of the color signal input to the CRT, the output signal of the color signal output stage in each of the color signal (R) (G) (B) processing parts is inverted and amplified to produce a constant potential to be applied to the CRT. And a means for adjusting the control signal and attenuating the beam current detected at the front end applied to the CRT at a constant rate, and comparing the reference voltage with the reference voltage, and adding the error to the blanking pulse signal. And a cutoff level correction circuit for the primary color signal, wherein the cutoff level of the color signal is corrected. 제 1 항에 있어서, 각각의 색 신호 처리부(101-103)는 출력된 색신호를 트랜지스터(TR1)로 반전증폭시키고 바이어스 가변저항(VR1)과 필터콘덴서(C2) 및 부하저항(R3)에 의해서 일정전위를 만들어주어 출력레벨을 조정하도록 구성한 것을 특징으로 하는 원색신호의 컷 오프레벨 보정회로.The color signal processor 101-103 inverts the output color signal to the transistor TR 1 , and the bias variable resistor VR 1 , the filter capacitor C 2 , and the load resistor R 3 respectively. A cutoff level correction circuit for primary color signals, characterized in that a constant potential is created by adjusting the output level. 제 2 항에 있어서, 트랜지스터(TR1)의 콜렉터신호를 전류검출용 트랜지스터(TR2) 베이스에 인가하여 CRT(120)에 부(-)의 색신호를 인가시키고, 분압저항(R5)(R6)에 의해 일정비율의 색신호를 만든후 커플링 저항(R7)을 통해 오차증폭기(110)에서 기준전압과 비교하도록 구성한 것을 특징으로 하는 원색신호의 컷 오프 레벨 보정회로.The voltage divider (R 5 ) (R) of claim 2, wherein the collector signal of the transistor TR 1 is applied to the base of the current detection transistor TR 2 to apply a negative color signal to the CRT 120. 6 ) The cut-off level correction circuit of the primary color signal, characterized in that configured to compare the reference voltage in the error amplifier 110 through the coupling resistor (R 7 ) after making a color signal of a certain ratio.
KR2019880012424U 1988-07-29 1988-07-29 Cut off level compensation circuit of original color signal KR910005362Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880012424U KR910005362Y1 (en) 1988-07-29 1988-07-29 Cut off level compensation circuit of original color signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880012424U KR910005362Y1 (en) 1988-07-29 1988-07-29 Cut off level compensation circuit of original color signal

Publications (2)

Publication Number Publication Date
KR900004105U KR900004105U (en) 1990-02-08
KR910005362Y1 true KR910005362Y1 (en) 1991-07-22

Family

ID=19278012

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880012424U KR910005362Y1 (en) 1988-07-29 1988-07-29 Cut off level compensation circuit of original color signal

Country Status (1)

Country Link
KR (1) KR910005362Y1 (en)

Also Published As

Publication number Publication date
KR900004105U (en) 1990-02-08

Similar Documents

Publication Publication Date Title
US3928867A (en) Television receiver with picture level control
US4137552A (en) Automatic beam current limiter with independently determined threshold level and dynamic control range
JPS6031427B2 (en) Video signal processing device
GB1503627A (en) Television video display apparatus
US3996609A (en) Amplifier suitable for use as a color kinescope driver
CA1090917A (en) Positive feedback high gain agc amplifier
KR910009882B1 (en) Video signal processing system
US4285008A (en) Color picture reproducing device
GB1514220A (en) Beam current limiting circuit for a cathode-ray tube
US4298886A (en) Automatic peak beam current leveler system
GB2190270A (en) Television receiver
KR910005248B1 (en) Kinescope black level current sensing apparatus
US4689668A (en) Auxiliary kinescope beam current limiter with plural cascaded low pass filter and peak detector stages
KR910005362Y1 (en) Cut off level compensation circuit of original color signal
US4237479A (en) Blanking voltage generator for a cathode ray tube
US4249208A (en) Gamma correction circuit for a video signal and television camera suitable therefor
EP0154526B1 (en) Error compensated control system in a video signal processor
US4502079A (en) Signal sampling network with reduced offset error
KR920003724B1 (en) Automatic kinescope bias control system
JPS5820511B2 (en) Color signal processing device
GB1533291A (en) Blanking circuit for a video signal
KR910006855B1 (en) Signal sampling circuit
US4523233A (en) Automatic bias control system with compensated sense point
US4513322A (en) Switching network with suppressed switching transients
JPS6225017Y2 (en)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970619

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee