KR910005339Y1 - High voltage stabilization circuit - Google Patents

High voltage stabilization circuit Download PDF

Info

Publication number
KR910005339Y1
KR910005339Y1 KR2019870005537U KR870005537U KR910005339Y1 KR 910005339 Y1 KR910005339 Y1 KR 910005339Y1 KR 2019870005537 U KR2019870005537 U KR 2019870005537U KR 870005537 U KR870005537 U KR 870005537U KR 910005339 Y1 KR910005339 Y1 KR 910005339Y1
Authority
KR
South Korea
Prior art keywords
voltage
horizontal output
stabilization circuit
anode terminal
crt
Prior art date
Application number
KR2019870005537U
Other languages
Korean (ko)
Other versions
KR880020764U (en
Inventor
현재영
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019870005537U priority Critical patent/KR910005339Y1/en
Publication of KR880020764U publication Critical patent/KR880020764U/en
Application granted granted Critical
Publication of KR910005339Y1 publication Critical patent/KR910005339Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/185—Maintaining dc voltage constant

Abstract

내용 없음.No content.

Description

고압 안정화 회로High pressure stabilization circuit

제 1 도는 종래의 고압 안정화 회로도.1 is a conventional high pressure stabilization circuit diagram.

제 2 도는 제 1 도에 따른 고압 안정화 회로의 레귤레이션 특성도.2 is a regulation characteristic diagram of a high voltage stabilization circuit according to FIG.

제 3 도는 본 고안에 따른 고압 안정화 회로도.3 is a high pressure stabilization circuit diagram according to the present invention.

제 4 도는 제 3 도의 펄스폭 변조부의 파형도.4 is a waveform diagram of a pulse width modulator of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 저항분할회로 20 : 펄스폭 변조부10: resistance division circuit 20: pulse width modulator

30 : 수평출력 트랜스 40 : 브라운관30: horizontal output transformer 40: CRT

본 고안은 텔레비젼의 화면이 바뀔때마다 변화되는 비임 전류의 변동에도 화면 진폭의 변동이나 찌그러짐이 없는 안정한 화상을 얻을 수 있는 고압 안정화 회로에 관한 것이다.The present invention relates to a high-pressure stabilization circuit that can obtain a stable image without fluctuations or distortion of the screen amplitude even when the beam current changes every time the television screen is changed.

텔레비젼은 브라운관의 비임 전류가 크고 직류분 재생을 하고 있으므로 화면이 바뀔때마다 평균 비임 전류가 크게 변화한다.Since the TV has a large beam current and direct current reproduction, the average beam current changes significantly each time the screen is changed.

브라운관의 고압은 플라이백 펄스를 정류하여 얻고 있으나 이 방법에 의한 고압전원은 화면의 변화에 의한 브라운관의 캐소우드 전류의 변동은 고압발생회로에서 공급되는 고안의 변동을 가져오기 때문에 화면의 진폭변동이나 화면이 찌그러지는 현상을 유발시킨다.The high voltage of the CRT is obtained by rectifying the flyback pulse.However, the high voltage power supply by this method changes the amplitude of the screen due to the change of the cathode current of the CRT due to the change of the screen. This causes the screen to be distorted.

이를 개선하기 위한 종래의 고압 안정화 회로는 제 1 도에 도시된 바와같이, 플라이백 트랜스(T)의 2차측에 접속된 고압전류 다이오드(D2)에 블리더(Bleeder) 저항(R1)을 연결하고, 이 블리더 저항(R1)을 통하여 브라운관의 애노우드 전류의 일부를 흘려주게 되면, 수평출력 전압 파형의 더블 피크(Double Peak)를 클리핑(Clipping)하게 되어 이 플라이백 트랜스의 고압 변동율을 2-3KV에서 0.5-0.7KV로 감소시킬 수 있다.A conventional high voltage stabilization circuit for improving this has a bleeder resistor R 1 connected to the high voltage current diode D 2 connected to the secondary side of the flyback transformer T, as shown in FIG. When a part of the anode current of the CRT is flowed through this bleeder resistor (R 1 ), the double peak of the horizontal output voltage waveform is clipped, thereby causing the high voltage variation rate of the flyback transformer. Can be reduced from 2-3KV to 0.5-0.7KV.

제 2 도는 제 1 도의 종래의 고압 안정화 회로의 레귤레이션 특성을 나타낸 것으로서, (a)는 블리더 저항(R1)이 없는 경우의 플라이백 트랜스의 고압특성을 나타낸 것이고, (b)는 블리더 저항(R1)이 삽입된 경우의 플라이백 트랜스의 고압특성을 나타낸 것이다.2 shows the regulation characteristics of the conventional high pressure stabilization circuit of FIG. 1, (a) shows the high voltage characteristics of the flyback transformer in the absence of the bleeder resistor (R 1 ), (b) High pressure characteristics of the flyback transformer when (R 1 ) is inserted.

상기한 바와같이 블리더 저항(R1)을 삽입하면, 브라운관에 필요한 전류 이외의 전류가 블리더 저항(R1)을 통해서 흐르게 되어 결과적으로 전력손실(EHT2/R)이 발생하고, 고압부와 접지부 사이에 블리더 저항(R1)이 연결되므로 고압을 절연하기 위한 안전대책이 필요하며, 또한, 화면을 선명하게 하기 위해서 비임전류를 과대증가시키면 비임 스포트 직경이 증가하여 백문자등에서 번짐현상이 발생하고, 고압이 내려가면 전자의 가속전계가 약해져 부전하를 가진 전자의 이반작용에 의해 비임 스포트 직경이 증가하므로 접속성능이 떨어지는 문제점이 있었다.As described above, when the bleeder resistor R 1 is inserted, a current other than the current required for the CRT flows through the bleeder resistor R 1 , resulting in a power loss E HT 2 / R. Since the bleeder resistor (R 1 ) is connected between the ground and the ground part, safety measures are required to insulate high voltages. Also, if the beam current is excessively increased to make the screen clear, the beam spot diameter increases and bleeds from white characters. When the phenomenon occurs and the high pressure is lowered, the accelerating electric field of the electron is weakened, and the beam spot diameter is increased due to the adverse effect of the electron with the negative charge, which causes a problem in that the connection performance is lowered.

본 고안은 상기한 문제점을 해결하기 위해 안출한 것으로, 밝기의 접속성능을 양립시키도록 하기 위해 고압을 브라운관의 정격내에서 가능한한 높게 안정화하고, 비임 전류는 블루밍 현상이 생기지 않는 범위로 억제하여 고압의 저하를 방지하는 데 그 목적이 있다.The present invention has been devised to solve the above problems, in order to make the connection performance of brightness compatible, high pressure is stabilized as high as possible within the rating of the CRT, and the beam current is suppressed to a range in which no blooming phenomenon occurs. The purpose is to prevent the degradation of.

이하, 첨부된 도면 제 3 도 및 제 4 도를 참조하여 본 고안의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to FIGS. 3 and 4.

제 3 도는 본 고안에 따른 고압 안정화 회로도를 나타낸 것으로, 이에 도시된 바와같이 기준전압(VZ)이 비반전단자(+)에 접속된 연산증폭기(OP)의 반전단자(-)는 직렬 연결된 저항(R2, R3)으로 구성된 저항 분할회로(10)를 통해서 브라운관(40)의 애노우드 단자(a)에 연결되고, 상기 연산증폭기(OP)의 출력단자는 저항(R4)을 통해서 전원전압(+B3)에 연결됨과 아울러 저항(R5)을 통해서 저항(R6)과 콘덴서(C4)에 연결되며, 저항(R6)은 일측 입력단자가 접지된 노아게이트(NOR2)의 다른 입력단자에 연결되며, 상기 노아게이트(NOR2)의 출력단자는 수평동기 신호가 일측단자로 입력되는 다른 노아게이트(NOR1)의 입단자에 연결되고, 노아게이트(NOR1)의 출력단자는 콘덴서(C4)와 연결됨과 아울러 콘덴서(C5)를 통해서 수평출력 트랜지스터(Q2)의 베이스에 연결되며, 에미터가 접지된 상기 수평출력 트랜지스터(Q2)의 콜렉터는 애노우드가 접지된 다이오드(D3)와 콘덴서(C3)를 통하여 고압 발생용 수평출력 트랜스(30)의 1차측에 연결되고, 1차측의 다른 단자는 전원전압(+B1)과 연결됨과 아울러 저항(R2)을 통하여 접지 콘덴서(C6)와 전원전압(+B2)이 연결된 수평출력 트랜스(30)의 2차측의 일측 단자에 연결되며, 상기 수평 출력트랜스(30)의 2차측의 다른 단자는 브라운관(40)의 애노우드단자(a)에 연결된다.3 is a high-voltage stabilization circuit diagram according to the present invention, and as shown therein, the inverting terminal (-) of the operational amplifier OP having a reference voltage V Z connected to the non-inverting terminal (+) is connected in series. It is connected to the anode terminal (a) of the CRT (40) through a resistor division circuit (10) consisting of (R 2 , R 3 ), the output terminal of the operational amplifier (OP) through the resistor (R 4 ) power supply voltage (+ B 3) is connected connected addition to the resistor (R 5) resistance (R 6) and a capacitor (C 4) through, the resistance (R 6) is a NOR gate (NOR 2) of the one input terminal grounded It is connected to another input terminal, the output terminal of the NOR gate (NOR 2 ) is connected to the input terminal of the other NOR gate (NOR 1 ) to which the horizontal synchronization signal is input to one side terminal, the output terminal of the NOR gate (NOR 1 ) is a capacitor ( C 4 ) and via the condenser (C 5 ) to the base of the horizontal output transistor (Q 2 ) The collector of the horizontal output transistor Q 2 with the emitter grounded is connected to the primary side of the horizontal output transformer 30 for high voltage generation through the diode D 3 and the capacitor C 3 with the anode grounded. The other terminal on the primary side is connected to the power supply voltage (+ B 1 ) and connected to the ground capacitor (C 6 ) and the power supply voltage (+ B 2 ) through a resistor (R 2 ). The other terminal of the secondary side of the horizontal output transformer 30 is connected to the anode terminal (a) of the CRT (40).

상기 회로구성에서 펄스폭 변조부(20)는 저항(R4)을 통하여 공급되는 전원전압(+B3)과 저항(R4, R5) 및 콘덴서(C4)로 정해지는 RC시정수에 의해서 수평출력 트랜지스터(Q2)의 베이스를 통해 입력되는 수평출력 트랜스(30)의 2차측 전압의 온, 오프 주기와 일치되도록 조정한다.The RC time constant determined by the circuit composed of the pulse width modulator 20 has a resistance (R 4) power supply voltage (+ B 3) and a resistor (R 4, R 5) which is supplied through a and a capacitor (C 4) By adjusting the voltage of the secondary voltage of the horizontal output transformer (30) input through the base of the horizontal output transistor (Q 2 ) to match the on, off period.

수평출력 트랜지스터(Q2)의 입력신호와 동기가 일치하도록 펄스폭 변조부(20)의 노아게이트(NOR1)의 한 입력에는 수평출력 트랜스(30)의 일차측 전원의 일부를 인출하여 클리핑한 수평동기신호가 입력된다.A part of the primary side power supply of the horizontal output transformer 30 is drawn and clipped to one input of the NOR gate NOR 1 of the pulse width modulator 20 so as to be synchronized with the input signal of the horizontal output transistor Q 2 . The horizontal synchronous signal is input.

이렇게 하여 고압이 정상인 경우에 동기되도록 조정한다.In this way, adjust to synchronize when the high pressure is normal.

이와 같은 구성을 가지는 본 고안의 고압 안정화 회로의 동작을 상세히 설명한다.The operation of the high voltage stabilization circuit of the present invention having such a configuration will be described in detail.

만약, 브라운관(40)의 비임 전류가 증가해서 고압이 저하되면, 저항 분할회로(10)의 저항(R2, R3)에 의해서같은 전압이 검출되어 연산증폭기(OP)의 반전단자(-)에 인가되고, 이 전압(V)은 연산증폭기(OP)의 기준전압(VZ)과 비교되어 전압(V)이 기준전압(VZ)보다 작으면 연산증폭기(OP)는 두 전압(V, VZ)의 차에 비례한 양의 전압을 출력한다. 출력전압은 저항(R5)을 통해서 펄스폭 변조부(20)의 시정수를 펄스폭 변조부(20)의 파형도가 도시된 제 4 도의 파형(B)과 같이 주기(T3)를 주기(T3')로 변화시켜서 펄스폭 변조부(20)의 출력파형이 제 4 도의 파형(A)과 같이 T2에서 T2'로 되어 온 시간이 좀 더 길어지게 된다. 그러므로 이 펄스폭 변조부(20)의 펄스폭이 변조된 파형이 콘덴서(C5)를 통해서 수평출력 트랜지스터(Q2)의베이스에 입력되어 고압 저하시 수평출력 트랜지스터(Q2)의 온 시간을 연장시킴으로써 수평출력 트랜스(30)에 가해지는 에너지가 증가되어 고압의 저하를 방지한다.If the beam current of the CRT 40 increases and the high pressure decreases, the resistances R 2 and R 3 of the resistance splitting circuit 10 are reduced. The same voltage is detected and applied to the inverting terminal (-) of the operational amplifier OP. The voltage V is compared with the reference voltage V Z of the operational amplifier OP so that the voltage V becomes the reference voltage V. If less than Z ), the operational amplifier OP outputs a positive voltage proportional to the difference between the two voltages V and V Z. The output voltage is a period T 3 of the time constant of the pulse width modulator 20 through the resistor R5 as shown by the waveform B of FIG. 4 in which the waveform diagram of the pulse width modulator 20 is shown. T 3 ′), the output waveform of the pulse width modulator 20 becomes longer from T 2 to T 2 ′ as shown by the waveform A of FIG. 4. Therefore, the pulse width modulated waveform of the pulse width modulator 20 is inputted to the base of the horizontal output transistor Q 2 through the capacitor C 5 to reduce the on time of the horizontal output transistor Q 2 when the high voltage decreases. By extending the energy applied to the horizontal output transformer 30 is increased to prevent the drop in high pressure.

상기한 바와같은 본 고안의 회로에 의하면, 수평출력 트랜지스터의 듀티비를 제어할 수 있어 동작범위가 커져 제어범위가 넓어지고, 고압 변동율을 약 0.1KV 이하로 줄일 수 있어 접속특성이 좋은 선명한 화면을 얻을 수 있을 뿐만 아니라 화면이 바뀔 때 변화되는 비임 전류의 변화에 대해서도 화면 진폭의 변동이나 찌그러짐이 없는 안정한 화상을 얻을 수 있다.According to the circuit of the present invention as described above, the duty ratio of the horizontal output transistor can be controlled, the operating range is increased, the control range is widened, and the high-voltage fluctuation rate can be reduced to about 0.1KV or less, so that a clear screen with good connection characteristics can be obtained. Not only can it be obtained, but also a stable image can be obtained without variation or distortion of the screen amplitude even with a change in the beam current that changes when the screen changes.

Claims (1)

수평 출력 트랜지스터(Q2)에 수평출력 트랜스(30)를 접속하여 수평출력 트랜스(30)를 플라이백 펄스의 고주파에 동조시키고 고압 전류의 일부를 블리더 저항(R1)으로 흘려서 고압을 안정화시켜 브라운관(40)의 애노우드단자(a)에 공급하는 고압 안정화 회로에 있어서, 상기 브라운관(40)의 애노우드단자(a)에 접속되어 애노우드단자(a)의 전압을 검출하는 저항분할회로(10)와, 상기 저항분할회로(10)에 의해 검출된 애노우드단자(a)의 전압과 기준전압을 비교하여 두 전압의 차에 비례한 전압을 출력하는 연산증폭기(OP)와, 상기 연산증폭기(OP)의 출력전압의 펄스폭을 변형시키고 수평출력 트랜지스터(Q2)의 베이스에 인가하여 수평출력 트랜지스터(Q2)의 턴온 시간을 조절하는 펄스폭 변조부(20)로 구성됨을 특징으로 하는 고압 안정화 회로.By connecting the horizontal output transformer 30 to the horizontal output transistor Q 2 , the horizontal output transformer 30 is tuned to the high frequency of the flyback pulse, and a part of the high voltage current flows to the bleeder resistor R 1 to stabilize the high pressure. In the high voltage stabilization circuit supplied to the anode terminal (a) of the CRT (40), a resistance splitting circuit connected to the anode terminal (a) of the CRT (40) to detect the voltage of the anode terminal (a) ( 10) and an operational amplifier OP for comparing the voltage of the anode terminal a detected by the resistor division circuit 10 with a reference voltage and outputting a voltage proportional to the difference between the two voltages; modifying the pulse width of the output voltage (OP) and a horizontal output transistor is applied to the base of (Q 2), characterized by consisting of a horizontal output transistor pulse width modulation unit 20 that controls the turn-on time (Q 2) High pressure stabilization circuit.
KR2019870005537U 1987-04-17 1987-04-17 High voltage stabilization circuit KR910005339Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870005537U KR910005339Y1 (en) 1987-04-17 1987-04-17 High voltage stabilization circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870005537U KR910005339Y1 (en) 1987-04-17 1987-04-17 High voltage stabilization circuit

Publications (2)

Publication Number Publication Date
KR880020764U KR880020764U (en) 1988-11-30
KR910005339Y1 true KR910005339Y1 (en) 1991-07-22

Family

ID=19261873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870005537U KR910005339Y1 (en) 1987-04-17 1987-04-17 High voltage stabilization circuit

Country Status (1)

Country Link
KR (1) KR910005339Y1 (en)

Also Published As

Publication number Publication date
KR880020764U (en) 1988-11-30

Similar Documents

Publication Publication Date Title
KR100300491B1 (en) Circuit compensates for blue phosphor roll-off at the live level of a projection television system
KR100229969B1 (en) Raster size regulating apparatus
US5010281A (en) High voltage stabilization circuit for video display apparatus
KR920005869B1 (en) Variable horizontal deflection circuit capable of providing east-west pincushion correction
US4939429A (en) High voltage regulator circuit for picture tube
US4985665A (en) Black level tracking for multiple frequency apparatus
KR100302967B1 (en) High-voltage generating circuit
KR950013409B1 (en) Parabolic voltage generating circuit
KR100272736B1 (en) Arrangement for generating a beam current indicative signal
US4140949A (en) Line sawtooth deflection current generator
US4182978A (en) Circuit for generating a sawtooth line deflection current
KR910005339Y1 (en) High voltage stabilization circuit
JPS5946463B2 (en) Switch circuit driving amplifier
US5463290A (en) Power supply stabilization circuit with separate AC/DC negative feedback paths
US3979640A (en) Horizontal deflection system
JP2573940B2 (en) Deflection device
KR19980035718A (en) Dynamic focus circuit of multi-sync monitor
US5466993A (en) Deflection apparatus for raster scanned CRT displays
FI77762C (en) RASTERBREDDEN STABILISERANDE AVLAENKNINGSKRETS FOER TELEVISION.
JP2850008B2 (en) High voltage power supply for video equipment
US4187451A (en) Color picture display device with a circuit for generating a screen grid voltage
US3414667A (en) Beam current stabilizing circuit
US5285133A (en) Deflection current generating circuits
US6459219B1 (en) Horizontal deflection circuit with dynamic S-correction
JPS60191567A (en) Deflecting circuit for image display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee