KR910004616Y1 - Stabilized power supply circuit - Google Patents
Stabilized power supply circuit Download PDFInfo
- Publication number
- KR910004616Y1 KR910004616Y1 KR2019880004739U KR880004739U KR910004616Y1 KR 910004616 Y1 KR910004616 Y1 KR 910004616Y1 KR 2019880004739 U KR2019880004739 U KR 2019880004739U KR 880004739 U KR880004739 U KR 880004739U KR 910004616 Y1 KR910004616 Y1 KR 910004616Y1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- power supply
- circuit
- power
- delay circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/63—Generation or supply of power specially adapted for television receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안 전원안정화 공급회로의 회로도.1 is a circuit diagram of the power stabilization supply circuit of the present invention.
제 2 도는 본 고안 전원안정화 공급회로 각부에서 나타나는 출력파형도.2 is an output waveform diagram of each part of the power stabilization supply circuit of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
가 : 오차보정 및 정전압회로 나 : 지연회로A: error correction and constant voltage circuit b: delay circuit
다 : 방전전압지연회로 TR1-TR3: 트랜지스터C: Discharge voltage delay circuit TR 1- TR 3 : Transistor
R1-R4: 저항 ZD1: 제너다이오드R 1 -R 4 : Resistor ZD 1 : Zener Diode
C1-C3: 콘덴서 VR1: 가변저항C 1 -C 3 : Capacitor VR 1 : Variable resistor
본 고안은 TV 또는 비디오에 있어서, 오디오 비디오단의 전원안정화 공급회로에 관한 것으로, 특히, 기기에 전원 온, 오프시 공급 및 차단되는 전압을 지연시켜 순간적인 전압공급 및 차단으로 인한 잡음을 제거함으로써 전원공급회로의 안정화를 기할 수 있도록 한 오디오 비디오단의 전원안정하 공급회로에 관한 것이다.The present invention relates to a power stabilization supply circuit of an audio and video stage in a TV or video, and in particular, by delaying a voltage supplied and cut off when the device is powered on or off, thereby removing noise due to instantaneous voltage supply and shutdown. The present invention relates to a power supply stable power supply circuit of an audio and video stage to stabilize the power supply circuit.
종래의 TV 또는 비디오에는 전원단에 공급되는 전압을 조절하는 오차보정 정전압회로는 있었으나 전원 온, 오프시 순간적인 전압공급 및 차단으로 인하여 발생되는 잡음을 제거하기 위한 안정화회로가 없어 이 잡음으로 전원단을 불안정하게 하여 오디오 비디오단으 신호를 불안정하게 하는 문제점을 가지고 있었다.Conventional TV or video has an error correction constant voltage circuit that regulates the voltage supplied to the power supply stage, but there is no stabilization circuit to remove the noise caused by instantaneous voltage supply and interruption during power on and off. It has a problem that the signal of the audio video stage is unstable by making the signal unstable.
본 고안은 상기와 같은 문제점을 해결하기 위하여 전원전압이 입력되는 입력단에 전원 온시 입력되는 전압을 지연하는 지연회로와 전원 오프시 차단되는 전압을 지연하는 방전전압 지연회로를 구성하여 전원 온, 오프시 공급 및 차단되는 전압을 지연시켜 줌으로써 순간적으로 발생되는 잡음이 제거되어 이 잡음으로 인한 전원공급 안정화회로 및 오디오 비디오의 신호를 불안정하게 하는 것을 방지할 수 있게 한 것으로 이하 첨부된 도면에 의하여 본 고안을 상세히 설명하면 다음과 같다.In order to solve the above problems, the present invention constitutes a delay circuit for delaying the input voltage when the power is turned on and a discharge voltage delay circuit for delaying the voltage that is cut off when the power is turned on at the input terminal to which the power voltage is input. By delaying the voltage supplied and cut off, instantaneous noise is eliminated, thereby preventing the power supply stabilization circuit and the audio video signal from becoming unstable. It will be described in detail as follows.
전원전압 입력단으로부터 입력되는 전압을 안정화시키는 트랜지스터(TR2)(TR3), 제너다이오드(ZD1) 저항(R1-R3), 가변저항(VR1)으로 된 오차보정 및 정전압회로(가)를 가진 전원안정화 공급회로에 있어서 상기 전원안정화공급회로에 전원전압입력으로부터 입력되는 초기전원을 지연시키는 저항(R4), 다이오드(D1), 콘덴서(C3), 트랜지스터(TR1)로 구성된 지연회로(나)와 전원오프시 방전되는 전압을 지연시키는 콘덴서(C2), 다이오드(D2)로된 방정전압 지연회로(다)로 구성하여서 된 것으로, 도면중 미설명부호 C1은 리플제거용 콘덴서이다.Error correction and constant voltage circuits consisting of transistors TR 2 (TR 3 ), zener diodes (ZD 1 ) resistors R 1 -R 3 , and variable resistors VR 1 for stabilizing the voltage input from the power supply voltage input stage. In the power stabilization supply circuit having a resistor (R 4 ), a diode (D 1 ), a capacitor (C 3 ), a transistor (TR 1 ) for delaying the initial power input from the power supply voltage input to the power stabilization supply circuit. a capacitor for delaying a voltage discharged when configured delay circuit (B) and power-off (C 2), a diode (D 2) of the room constant voltage delay circuit to be hayeoseo composed of (C), the drawing reference numeral C 1 is of a Ripple elimination capacitor
상기와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effect of the present invention configured as described above in detail.
먼저 초기전원 온 시키면 전원전압 입력단에는 전원전압(B-)이 콘덴서(C1)을 통하여 리플이 제거되고 이 리플이 제거된 전원전압을 지연회로(4)의 저항(R4)을 통하여 콘덴서(C2)에 제 2a 도에 도시한 파형과 같이 시간(T1)에서 시간(T2) 기간동안 서서히 충전되게 되면서 트랜지스터(TR1)의 베이스단자에 인가되게 한다.Capacitor via a resistor (R 4) of the capacitor ripple through the (C 1) is removed, and to delay the supply voltage of the ripple removing circuit 4 (- before initial power-on when power supply voltage input terminal, the power source voltage (B) C 2 ) is gradually charged during the time T 1 to the time T 2 , as shown by the waveform shown in FIG. 2A, and applied to the base terminal of the transistor TR 1 .
따라서 트랜지스터(TR1)에서는 초기시에 즉 콘덴서(C3)에 전원전압이 충전되는 기간동안에 제 2b 도에 도시한 바와 같이 온 상태가 되므로 상기 전원전압은 오차보정 및 정전압회로(가)의 저항(R1)(R2)을 통하여 방전전압지연회로(다)의 콘덴서(C2)에 충전됨과 동시에 상기 지연회로(나)의 트랜지스터(TR1) 에미터단자 및 콜렉터 단자를 통하여 접지되게 된다.Therefore, in the transistor TR 1 , the power supply voltage is turned on as shown in FIG. 2B at an initial stage, i.e., during a period in which the power supply voltage is charged to the capacitor C 3 . The capacitor C 2 of the discharge voltage delay circuit C is charged through R 1 and R 2 , and grounded through the emitter terminal and the collector terminal of the transistor TR 1 of the delay circuit B. .
따라서 오차보정 및 정전압회로(가)의 트랜지스터(TR1)의 베이스단자에는 저전압이 인가되게되므로 트랜지스터(TR2)는 오프상태가 되게된다.Therefore, since the low voltage is applied to the base terminal of the transistor TR 1 of the error correction and constant voltage circuit, the transistor TR 2 is turned off.
이어서 상기 지연회로(나)의 트랜지스터(TR1)의 베이스단자에 전위가 상승하게 되면 트랜지스터(TR1)는 오프상태가 되어 상기 전원전압은 저항(R1)(R2)을 통하여 트랜지스터(TR2)의 베이스단자에 인가되게 된다.Subsequently, when the potential rises to the base terminal of the transistor TR 1 of the delay circuit B, the transistor TR 1 is turned off and the power supply voltage is transmitted through the resistor R 1 (R 2 ). 2 ) is applied to the base terminal.
그러므로 트랜지스터(TR2)는 제 2c 도에 도시한 바와 같이 온상태가 되어 상기 전원전압이 트랜지스터(TR2)의 콜렉터와 에미터단자를 통하여 흐르게 되므로 오차보정 및 정전압회로(가)는 정상동작을 하게 되어 오디오비디오단 전원부에 안정된 정전압을 공급하게 되는 것이다.Therefore, since the transistor TR 2 is turned on as shown in FIG. 2C, the power supply voltage flows through the collector and emitter terminals of the transistor TR 2 , so that the error correction and the constant voltage circuit As a result, a stable constant voltage is supplied to the audio and video power supply unit.
이때 오디오 비디오만 전원부에 공급되는 전압은 트랜지스터(TR3) 제너다이오드(ZD1) 및 저항(R3) 가변저항(VR1)에 의하여 조절되어 안정된 전압이 공급되게 된다.At this time, the voltage supplied only to the audio and video power supply unit is controlled by the transistor TR 3 zener diode ZD 1 and the resistor R 3 variable resistor VR 1 to supply a stable voltage.
한편 상기와 같이 정상동작 후 전원오프시키면, 전원 전압압력단에는 전원전압(B-)이 인가되지 않게 되므로 상기 지연회로(나)의 콘덴서(C3) 및 방전전압 지연회로(다)의 콘덴서(C2)에 충전되었던 전압이 다이오드(D1)(D2)을 통하여 서서히 방전을 하게 되므로 트랜지스터(TR1)가 온되게 되어 상기 방전 전압지연회로(다)의 콘덴서(C2)에서 방전된 전압이 오차보정 및 정전압회로(가)의 저항(R1)(R2)을 통하여 상기 트랜지스터(TR1)의 에미터단자 및 콜렉터단자로 흘러가게 된다.On the other hand, if the power is turned off after the normal operation as described above, the power supply voltage B − is not applied to the power supply voltage pressure stage, so that the capacitor C 3 of the delay circuit ( b ) and the capacitor of the discharge voltage delay circuit (c) ( Since the voltage charged in C 2 is gradually discharged through the diode D 1 (D 2 ), the transistor TR 1 is turned on and discharged from the capacitor C 2 of the discharge voltage delay circuit C. The voltage flows to the emitter terminal and the collector terminal of the transistor TR 1 through the error correction and constant resistance circuit R 1 and R 2 .
그러므로 제 2d 도에 도시한 바와 같은 파형 즉 시간(T3)에서 시간(T4)기간동안 서서히 방전을 하게 하여 오디오 비디오단 전원부에 전원을 서서히 차단하게 되는 것이다.Thus the Fig. 2d to make the waveform that is time (T 3) slowly during the discharge time (T 4) in the period as shown in will be gradually cut off the power to the audio video stage power source.
이상에서 설명한 바와 같이 본 고안은 전원 안정화 공급회로에 지연회로와 방전전압지연회로를 구성시켜 전원전압 온시에 인가되는 전원전압을 지연회로를 통하여 오디오 비디오만 전원부에 서서히 지연 공급되도록하고 전원오프시에는 방전전압 지연회로를 통하여 서서히 지연차단되도록 함으로써 전원전압 온, 오프시 순간적으로 발생되는 잡음이 제거되게되어 전원 안정화공급회로 및 오디오 비디오단 전원부에 안정화주게 되므로 오디오 비디오신호에 안정화를 주게 되는 효과를 제공해 줄 수 있는 것이다.As described above, the present invention constitutes a delay circuit and a discharge voltage delay circuit in the power stabilization supply circuit so that only the audio video is gradually delayed to the power supply through the delay circuit and the power voltage applied when the power voltage is turned on. By slowly delaying through the discharge voltage delay circuit, noise generated at the moment of power supply voltage on and off is eliminated, which stabilizes the power supply circuit and the audio video terminal power supply, thereby providing stabilization of the audio video signal. I can give it.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880004739U KR910004616Y1 (en) | 1988-04-01 | 1988-04-01 | Stabilized power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019880004739U KR910004616Y1 (en) | 1988-04-01 | 1988-04-01 | Stabilized power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890022100U KR890022100U (en) | 1989-11-03 |
| KR910004616Y1 true KR910004616Y1 (en) | 1991-06-29 |
Family
ID=19273862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019880004739U KR910004616Y1 (en) | 1988-04-01 | 1988-04-01 | Stabilized power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910004616Y1 (en) |
-
1988
- 1988-04-01 KR KR2019880004739U patent/KR910004616Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890022100U (en) | 1989-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910004616Y1 (en) | Stabilized power supply circuit | |
| JPS6417570A (en) | Multi-scanning horizontal oscillation circuit | |
| KR860000482Y1 (en) | Preventing circuit of voice hum | |
| KR910001300Y1 (en) | Pop noise reduction circuit in time of switching power supply | |
| KR900008895Y1 (en) | Pop noise reduction circuit | |
| JP3440482B2 (en) | Switching circuit | |
| JP2828904B2 (en) | Stabilized power supply circuit | |
| KR940006927Y1 (en) | Muting circuit of audio | |
| KR200142710Y1 (en) | A delay circuit for switching mode power supply | |
| KR890003753Y1 (en) | Automatic reset circuit in micro computer | |
| JPS5914810Y2 (en) | power control circuit | |
| KR920004925B1 (en) | Noise muting and constant voltage control circuit | |
| KR890007289Y1 (en) | Volume reset circuit | |
| KR950002459Y1 (en) | Pop noise reduction circuit | |
| KR910001585Y1 (en) | Mute expanding circuit | |
| JPH0215414Y2 (en) | ||
| KR910008619Y1 (en) | Stand-by voltage generating circuit | |
| KR890000225Y1 (en) | Power supply control circuit with mutting function | |
| KR900003389Y1 (en) | Motor driving circuit | |
| KR930004805Y1 (en) | Inverter circuit | |
| KR100577203B1 (en) | Sound Circuit with Noise elimination | |
| KR900009976Y1 (en) | Muting circuitry | |
| SU1157037A1 (en) | Stabilized direct voltage source with breakdown protection at load | |
| KR900007986Y1 (en) | Audio signal pop noise reduction circuit | |
| KR910007206Y1 (en) | Transient phenomenon preventive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970528 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |