KR910003646Y1 - Horizontal oscillation stabilization circuit - Google Patents
Horizontal oscillation stabilization circuit Download PDFInfo
- Publication number
- KR910003646Y1 KR910003646Y1 KR2019860021203U KR860021203U KR910003646Y1 KR 910003646 Y1 KR910003646 Y1 KR 910003646Y1 KR 2019860021203 U KR2019860021203 U KR 2019860021203U KR 860021203 U KR860021203 U KR 860021203U KR 910003646 Y1 KR910003646 Y1 KR 910003646Y1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- vertical
- transistor
- capacitor
- deflection
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
본 고안의 회로도.Circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 수직발진회로 2 : 수직 편향회로1: vertical oscillation circuit 2: vertical deflection circuit
3 : 직선성 보정회로 4 : 수직 바운싱 보상회로3: linearity correction circuit 4: vertical bounce compensation circuit
Q1-Q8: 트랜지스터 DY : 편향코일Q 1 -Q 8 : Transistor DY: Deflection coil
R1-1, R1-2, R2: 저항 C1-C5: 콘덴서R 1-1 , R 1-2 , R 2 : Resistor C 1 -C 5 : Capacitor
본 고안은 텔레비젼의 채널 절환시 발생되는 수직 비운성(Bouncing) 현상을 보상해 주도록 한 수직 발진안정화 회로에 관한 것이다.The present invention relates to a vertical oscillation stabilization circuit to compensate for the vertical bouncing phenomenon that occurs during the channel switching of the television.
종래에는 채널 절환시 화면이 안정되기 못하고 위 아래로 흐르게 되는 바운싱 현상이 발생하게 되므로 이를 안정시켜 주기 위해서는 수직 편향 회로의 톱니 파형을 2개의 저항이 직렬로 연결되고 저항 사이에 콘덴서가 접지와 연결된 회로에 궤환(feed back)시켜 수직 발진을 안정화 시켜 주었으나 이는 콘덴서와 저항간의 시정수 때문에 수직 바운싱 현상을 빠르게 안정시켜 주지 못하는 단점이 있는 것이었다.Conventionally, when switching channels, the screen is not stabilized and bounces up and down. Therefore, in order to stabilize, the sawtooth waveform of the vertical deflection circuit is connected in series with two resistors connected in series, and a capacitor is connected to ground between the resistors. The oscillation stabilized the vertical oscillation by feeding back, but this was a disadvantage because it could not stabilize the vertical bounce phenomenon quickly due to the time constant between the capacitor and the resistor.
본 고안은 이와 같은 점을 감안하여 채널 절환시 발생되는 수직 바운싱 현상을 수직 평향 톱니파형을 궤환시켜 안정화 시키되 콘덴서의 특성상 교류에 대해서는 임피던스가 작아지는 점을 이용하여 회로의 시정수를 낮추어 주어 수직 바운싱 현상을 빠르게 안정화 시켜 주도록 한 수직 발진 안정화 회로로써 수직 발진 회로의 발진 출력으로 직선성 보정회로를 연결된 수직편향 회로를 드라이브 시키며 이때의 수직편향 회로의 톱니파형을 수직 바운싱 보상 회로에 인가시켜 주어 바운싱 현상을 안정화 시켜 주도록 한 것이다.In view of the above, the present invention stabilizes the vertical bounce phenomena generated during channel switching by feedback of the vertical flat sawtooth waveform, but reduces the time constant of the circuit by using the point that the impedance is small for AC due to the characteristics of the capacitor. A vertical oscillation stabilization circuit that stabilizes the phenomenon quickly. The oscillation output of the vertical oscillation circuit drives the vertical deflection circuit connected with the linearity correction circuit, and applies the sawtooth waveform of the vertical deflection circuit to the vertical bounce compensation circuit. It is to stabilize.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.
램프 발전기가 연결된 트랜지스터(Q1)의 콜렉터측에 트랜지스터(Q2-Q5)와 저항(R3-R7) 및 다이오드(D1)로 구성된 수직발진회로(1)를 연결하고 수직발진 회로(1)의 트랜지스터(Q5)의 에미터측에는 트랜지스터(Q0-Q8)와 저항(R8)(R12) 및 편향코일(DY)로 구성된 수직편향회로(2)를 연결하며 수직편향 회로(2)의 편향 코일(DY)에는 콘덴서(C5)를 통하여 저항(R0-R11)과 가변저항(VR1) 및 콘덴서(C3)로 구성된 직선성 보정회로(3)를 연결하여 구성한다.The vertical oscillation circuit 1 connects the vertical oscillation circuit 1 consisting of transistors Q 2 -Q 5 , resistors R 3 -R 7 , and diode D 1 to the collector side of the transistor Q 1 to which the lamp generator is connected. On the emitter side of transistor (Q 5 ) of (1), the vertical deflection circuit (2) consisting of transistors (Q 0 -Q 8 ), resistors (R 8 ) (R 12 ), and deflection coil (DY) is connected and is vertically deflected. The deflection coil DY of the circuit 2 is connected to a linearity correction circuit 3 composed of resistors R 0 -R 11 , variable resistors VR 1 , and capacitor C 3 through a capacitor C 5 . To configure.
이와같이 구성된 일반적인 수직편향 회로에 있어서 수직편향 회로(2)의 편향코일(DY)에 저항(R2)를 통하여 접지된 콘덴서(C1)와 저항(R1-2)연결하고 저항(R1-2)에는 병렬로 접속된 콘덴서(C2)와 저항(R1-2)을 통하여 트랜지스터(Q1)의 콜렉터측이 연결되록 수직 바운싱 보상회로(4)를 구성한다.In the general vertical deflection circuit configured as described above, the deflection coil DY of the vertical deflection circuit 2 is connected to the grounded capacitor C 1 and the resistor R 1-2 through the resistor R 2 , and the resistor R 1- 2 ), a vertical bounce compensation circuit 4 is configured such that the collector side of the transistor Q 1 is connected through a capacitor C 2 and a resistor R 1-2 connected in parallel.
이와같이 구성된 본 고안에 램프 발전기가 연결된 트랜지스터(Q1)의 콜렉터측 전압에 따라서 차동 증폭기로 동작하는 트랜지스터(Q2)(Q3)가 동작하여 트랜지스터(Q2)의 콜렉터측에서 트랜지스터(Q1)의 콜렉터 전압의 차에 대한 전압이 출력되어 트랜지스터(Q4)의 베이스에 인가되므로 트랜지스터(Q4)의 콜렉터 전류를 제어 해 주므로써 트랜지스터(Q5)의 베이스 전류를 제한해 주게 되어 결과적으로 트랜지스터(Q5)의 에미터 전류를 제어해 주게 된다.Thus configured transistor operating as a differential amplifier in accordance with the collector-side voltage of the transistor (Q 1) the ramp generator connected to the present invention (Q 2) (Q 3) the collector side in the transistor (Q 1 of the operation transistor (Q 2) ) as a result, the donor and limit the base current of the collector, the voltage is output to the difference in voltage transistor (Q 4) so applied to the base transistor (state by controlling the collector current of Q 4) meurosseo transistor (Q 5) of the The emitter current of the transistor Q 5 is controlled.
즉, 트랜지스터(Q1)의 콜렉터 전위에 따라서 수직에 발진회로(1)의 트랜지스터(Q5)의 에미터 전류가 변하게 되어 수직편향회로(2)의 편향코일(DY)에 삼각파형을 인가시켜 주므로써 수직 편향을 행하도록 한다.That is, the emitter current of the vertical in accordance with the collector potential of the transistor (Q 1), the oscillator circuit (1) the transistor (Q 5) of the change by applying a triangular waveform to the deflection coil (DY) of the vertical deflection circuit (2) To make a vertical deflection.
그리고 수직편향 회로(2)는 트랜지스터(Q6)(Q7)가 동시 동작하게 되고 트랜지스터(Q8)는 트랜지스터(Q6)(Q7)와 역구동하게 되어 편향코일(DY)에 삼각파형을 인가시케 주게 되는데 트랜지스터(Q8)가 도통하면 전원(Vcc)이 전향코일(DY)에 인가되게 되고 트랜지스터(Q6)(Q7)가 턴온하게 되면 편향코일(DY)에 인가된 전류가 트랜지스터(Q7)를 통하여 접지로 흐르게 되므로써 편향코일(DY)에는 수직 발진회로(1)의 발전 제어 전압에 따라서 삼각파형이 인가되게 된다.In the vertical deflection circuit 2, the transistors Q 6 and Q 7 are operated simultaneously, and the transistor Q 8 is driven backward with the transistors Q 6 and Q 7 , so that the triangular waveform is applied to the deflection coil DY. If the if dropped cake upon application there is a transistor (Q 8) interconnecting the power (Vcc) is to be applied to the deflector coil (DY) transistor (Q 6) (Q 7) it is to turn on the electric current applied to the deflection coil (DY) Is flowed to ground through the transistor Q 7 , so that the triangular waveform is applied to the deflection coil DY according to the generation control voltage of the vertical oscillation circuit 1.
이때 편향고일(DY)에 인가되는 삼각 파형은 직선성의 보정을 행하여 주어야만 편향이 정확히 행하여 지게 되는데 이러한 직선성의 보정은 콘덴서(C5)를 통하여 직선성 보정회로(3)에서 행하여 주게 되므로써 직선성이 보정된 삼각파형이 편향코일(DY)에 인가되는 것이다.At this time, the triangular waveform applied to the deflection coil DY must be corrected linearly so that deflection is correctly performed. Such linearity correction is performed by the linearity correction circuit 3 through the condenser C 5 . The corrected triangular waveform is applied to the deflection coil DY.
한편 종래에는 수직 발진을 안정화시키려면 편향코일(DY)에 인가되는 삼각파형을 저항과 콘덴서로 구성된 회로를 통하여 궤환시킴으로써 수직 발진을 안정화 시켜 주었으나 이는 2개의 저항을 직렬로 연결하고 저항사이에 접지된 콘덴서를 연결한 것으로 궤환 신호에 대하여는 시정수가 크게 되므로써 수직 발진을 안정화 시켜주는 시간이 길어지게 되는 단점이 있었다.Meanwhile, in order to stabilize vertical oscillation, the vertical oscillation is stabilized by returning a triangular waveform applied to the deflection coil DY through a circuit composed of a resistor and a condenser. In this case, the time constant for the vertical oscillation becomes long due to the large time constant for the feedback signal.
그러나 본 고안은 콘덴서의 특성상 교류에 대해서는 임피던스가 낮아지는 점을 이용하여 시정수를 낮추어 주므로써 수직 발진의 안정화 시간을 줄이도록 한 것으로 수직 바운싱 보상회로(4)에서와 같이 하나의 저항을 2개의 저항(R1-1)(R1-2)으로 분할시킨후 하나의 저항(R1-1)에는 콘덴서(C2)를 병렬로 연결한 것으로써 이러한 수직 바운싱 보상회로(4)로 수직 발진을 안정화 시키는 기간을 줄여주어 화면을 빠른 시간에 안정화 시키도록 한 것이다.However, the present invention is designed to reduce the stabilization time of vertical oscillation by reducing the time constant by using the impedance that is lowered for AC due to the characteristics of the capacitor. By dividing the resistors (R 1-1 ) (R 1-2 ) into one resistor (R 1-1 ) by connecting a capacitor (C 2 ) in parallel, the vertical oscillation with this vertical bounce compensation circuit (4) It is to reduce the time to stabilize the screen to stabilize the screen quickly.
즉, 수직편향 회로(2)의 편향코일(DY)에서 궤환되는 신호는 교류 톱니파이기 때문에 수직 바운싱 회로(4)의 콘덴서(C2)의 임피던스가 작아지게 되어 이때의 시정수는=R1-2×C1이 되기 때문에 종래의 시정수보다 저항값이 분할되어 있으므로 시정수가 짧아지게 되므로써 수직 발진을 안정화시키는 시간을 최대한으로 짧게 할수 있다.That is, since the signal fed back from the deflection coil DY of the vertical deflection circuit 2 is an AC saw tooth, the impedance of the condenser C 2 of the vertical bounce circuit 4 becomes small and the time constant at this time is = R 1-2 × C 1 , the resistance value is divided from the conventional time constant, so the time constant is shortened, so that the time for stabilizing the vertical oscillation can be made as short as possible.
그리고 직류 바이어스에 대해서는 콘덴서(C2)가 "오프"되므로 종래에서와 같이 저항(R1-1)(R1-2)을 거친 시정수가 되어 종래와 동일한 효과를 유지할 수 있게 된다.Since the capacitor C 2 is turned "off" with respect to the DC bias, the time constant passed through the resistors R1-1 and R1-2 as in the prior art can be maintained to maintain the same effect as the conventional one.
이상에서와 같이 본 고안은 종래의 저항을 저항(R1-1)(R1-2)으로 분할하고 그 한쪽 저항(R1-1)에 콘덴서(C2)를 병렬로 연결하여 구성시킨 것으로 교류 톱니파 궤환 신호에 대해서는 종래보다 시정수를 적게 해주어 빠른 시간이 수직 발진을 안정화 시킬 수 이고 직류 바이어스에 대해서는 종래와 같은 작용을 할 수 있도록 한 것으로써 콘덴서 만을 사용하여 수직 바운싱 현상을 개선해 줄 수 있어 저렴한 가격으로 구성할 수 있고 빠른 시간에 수직 발진을 안정화 시킬수 있으므로 품질 향상의 효과가 있는 것이다.As described above, the present invention is configured by dividing a conventional resistor into resistors R 1-1 (R 1-2 ) and connecting a capacitor C 2 in parallel to one of the resistors R 1-1 . The time constant of AC sawtooth feedback signal is reduced so that the vertical oscillation can be stabilized faster than before, and the same effect can be achieved for DC bias, and the vertical bounce can be improved by using only condenser. It can be configured at a low price and can stabilize the vertical oscillation in a short time, thereby improving the quality.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860021203U KR910003646Y1 (en) | 1986-12-26 | 1986-12-26 | Horizontal oscillation stabilization circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860021203U KR910003646Y1 (en) | 1986-12-26 | 1986-12-26 | Horizontal oscillation stabilization circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880014017U KR880014017U (en) | 1988-08-31 |
| KR910003646Y1 true KR910003646Y1 (en) | 1991-05-31 |
Family
ID=19258342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860021203U KR910003646Y1 (en) | 1986-12-26 | 1986-12-26 | Horizontal oscillation stabilization circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910003646Y1 (en) |
-
1986
- 1986-12-26 KR KR2019860021203U patent/KR910003646Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880014017U (en) | 1988-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB924965A (en) | Transistor deflection circuit | |
| US3781589A (en) | Field deflection circuit | |
| JP3617669B2 (en) | Television deflection device | |
| CN1059251A (en) | The signal adaptive beam scan velocity modulation | |
| KR910003646Y1 (en) | Horizontal oscillation stabilization circuit | |
| KR930004007B1 (en) | Horizontal deffection circuit | |
| US5416389A (en) | Horizontal deflection stage linearity control device | |
| US4071776A (en) | Sawtooth voltage generator for constant amplitude sawtooth waveform from varying frequency control signal | |
| US5661375A (en) | Inner raster distortion correction circuit | |
| US3881134A (en) | Raster centering circuit | |
| US4105933A (en) | Vertical deflection circuit | |
| US4508979A (en) | Single-ended push-pull circuit having a small through-current | |
| US4131807A (en) | Sawtooth generator | |
| US5089755A (en) | Vertical deflection circuit | |
| US4771217A (en) | Vertical deflection circuit for a cathode-ray tube having a vertical image-position adjustment circuit | |
| US6326743B1 (en) | Horizontal linearity correcting circuit | |
| US3956668A (en) | Vertical deflection circuit | |
| US4870331A (en) | Circuit arrangement for a picture display device for the stabilization of the size of the picture displayed | |
| KR910003671Y1 (en) | Laster compensating circuit | |
| JP2531632B2 (en) | Sawtooth wave generator | |
| KR910002953Y1 (en) | Vertical picture compensation circuit for monitor | |
| US5138240A (en) | Horizontal-deflection driving circuit | |
| JP2599790B2 (en) | Horizontal deflection circuit | |
| KR800000928B1 (en) | Vertical deflection circuit | |
| KR880002514Y1 (en) | Image stabilized device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19980327 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |