KR910002037Y1 - Automatic control circuit for disc player - Google Patents

Automatic control circuit for disc player Download PDF

Info

Publication number
KR910002037Y1
KR910002037Y1 KR2019880001092U KR880001092U KR910002037Y1 KR 910002037 Y1 KR910002037 Y1 KR 910002037Y1 KR 2019880001092 U KR2019880001092 U KR 2019880001092U KR 880001092 U KR880001092 U KR 880001092U KR 910002037 Y1 KR910002037 Y1 KR 910002037Y1
Authority
KR
South Korea
Prior art keywords
gate
terminal
input terminal
output
potential signal
Prior art date
Application number
KR2019880001092U
Other languages
Korean (ko)
Other versions
KR890016687U (en
Inventor
최성덕
Original Assignee
주식회사 금성사
최근선
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 최근선 filed Critical 주식회사 금성사
Priority to KR2019880001092U priority Critical patent/KR910002037Y1/en
Publication of KR890016687U publication Critical patent/KR890016687U/en
Application granted granted Critical
Publication of KR910002037Y1 publication Critical patent/KR910002037Y1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof

Landscapes

  • Feeding And Guiding Record Carriers (AREA)

Abstract

내용 없음.No content.

Description

디스크플레이어의 자동 재생제어회로Disc Player Auto Play Control Circuit

제 1 도는 본 고안의 자동 재생제어회로도.1 is an automatic regeneration control circuit diagram of the present invention.

제 2 도의 (a)-(j)는 제 1 도 각부의 파형도.(A)-(j) is a waveform diagram of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 트레이 AD1-AD4: 앤드게이트1: Tray AD 1 -AD 4 : Endgate

OR1: 오아게이트 FF1: 플립플롭OR 1 : Oagate FF 1 : Flip-flop

TR1-TR2: 트랜지스터 R1-R4: 저항TR 1 -TR 2 : Transistor R 1 -R 4 : Resistance

SW1,SW2: 디스크장착 검출용 스위치SW 1 , SW 2 : Disk mounting detection switch

본 고안은 콤팩트 디스크 플레이어 및 비디오 디스크 플레이어등과 같은 디스크플레이어에 있어서, 트레이(tray)에 디스크가 정확하게 장착되어 있을 경우에만 자동으로 로딩 및 재생하게 한 디스크플레이어의 자동재생제어회로에 관한 것이다.The present invention relates to a disc player, such as a compact disc player, a video disc player, and the like, and to an autoplay control circuit for a disc player that automatically loads and plays back only when a disc is correctly mounted in a tray.

종래의 디스크플레이어는 트레이를 이젝트(eject)시킨 상태에서 트레이에 디스크를 장작시켰을 경우에 트레이를 로딩시킨 후 자동으로 디스크의 재생이 이루어지도록 구성되어 있지 않으므로 사용자는 일일히 재생키를 눌러 디스크를 재생시켜야 됨은 물론 디스크가 트레이에 정확하게 장착되지 않은 상태에서 재생키를 누를 경우에는 디스크의 손상을 배제할 수 없는 결함등이 있었다.Conventional disc player is not configured to automatically play the disc after loading the tray when the disc is loaded into the tray with the tray ejected. Of course, if you press the play key when the disc is not correctly loaded in the tray, there is a defect that cannot be damaged.

본 고안은 이와같은 종래의 결합을 감안하여 트레이에 디스크가 정확하게 장착되어 있을 경우에는 자동으로 트레이를 로딩시킨 후 재생할 수 있게 안출한 것으로 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.The present invention, in view of such a conventional combination, when the disc is correctly mounted on the tray is designed to automatically play after loading the tray and described in detail by the accompanying drawings as follows.

제1도에 도시한 바와같이 트레이(1)의 디스크장착검출용 스위치(SW1)(SW2)를 저항(R1)(R2)을 각각 통해 트랜지스터(TR1)(TR2)의 베이스에 각각 접속하여 그의 콜렉터를 저항(R3)(R4) 및 앤드게이트(AD1)의 입력단자에 접속함과 아울러 인버터(I1)(I2)를 각각 통해 앤드게이트(AD2)의 입력단자에 접속하여 그의 출력단자를 로딩키신호 입력단자(LKI)와 함께 앤드게이트(AD3)의 입력단자에 접속하고, 상기 앤드게이트(AD1)의 출력단자는 플립플롭(FF1)의 클럭단자(LKI)에 접속하여 그 접속점을 상기 로딩키신호 입력단자(LKI)와 함께 앤드게이트(AD4)의 입력단자에 접속하며, 상기 플립플롭(FF1)의 출력단자(Q)는 그의 입력단자(D)에 접속하고, 그 플립플롭(FF1) 의 클럭단자의 클리어단자(CLR) 에는 로딩완료신호입력단자(LS) 를 접속하여 그의 출력단자(Q)를 상기 앤드게이트(AD3)(AD4)의 출력단자와 함께 오아게이트(OR1)의 입력단자에 접속한 것으로, 상기에서 트레이(1)에 디스크를 장착한 경우에는 스위치(SW1)(SW2)가 오프되어 저전위신호가 입력되다가 트레이레버(도면에 도시하지 않음)가 하강되면 온되게 하고, 디스크를 장착하지 않은 경우에는 스위치(SW1)(SW2)가 온되지 고전위신호가 입력되게 하며, 로딩완료신호입력단자(LS)에는 로딩이 완료되었을 경우에 고전위신호가 입력되게 하고, 로딩키신호입력단자(LKI)에는 로딩키를 눌렀을때 고전위신호가 입력되게 한다.As shown in FIG. 1, the disk mounting detection switch SW 1 (SW 2 ) of the tray 1 is connected to the base of the transistors TR 1 (TR 2 ) through the resistors R 1 (R 2 ), respectively. aND gate (AD 2) through each of the junction box and addition inverter (I 1) (I 2) connected to his collector to the resistor (R 3) (R 4) and the input terminal of the aND gate (AD 1) respectively in the connects to the input terminal connected to its output terminal to an input terminal of the aND gate (AD 3) with the load key signal input terminal (LKI), and an output terminal of the aND gate (AD 1) flip-flop clocks (FF 1) Terminal LKI, and its connection point is connected to the input terminal of the AND gate AD 4 together with the loading key signal input terminal LKI, and the output terminal Q of the flip-flop FF 1 is connected to its input. terminal connected to (D), and the flip-flop clear terminal (CLR), the loading completion signal input terminal (LS) whose output terminal (Q) connected to the clock terminal of the (FF 1) Group AND gate (AD 3) to be connected to the input terminal of the Iowa gate (OR 1) with the output terminal of the (AD 4), if equipped with a disc in the tray (1) in the above, the switch (SW 1) (SW 2 ) is turned off and the low potential signal is inputted and then turned on when the tray lever (not shown) is lowered.If no disc is loaded, the switch SW 1 (SW 2 ) is not turned on. A high potential signal is input to the loading completion signal input terminal LS when the loading is completed, and a high potential signal is input to the loading key signal input terminal LKI when the loading key is pressed.

이와같이 구성된 본 고안의 작용효과를 제2도의 파형도를 참조하여 상세히 설명하면 다음과 같다.If described in detail with reference to the waveform diagram of Figure 2 the effect of the present invention configured as described above.

전원단자(Vcc)에 전원이 인가되는 상태에서, 트레이(1)가 이젝트되었을 경우에 트레이(1)에 디스크가 장착되어 있지 않으면, 스위치(SW1)(SW2)가 온되어 제2도의 (a)(b)에 도시한 바와같이 고전위신호가 출력되고, 그 고전위 신호는 저항(R1)(R2)을 각각 통해 트랜지스터(TR1)(TR2)의 베이스에 인가되어 그가 온되므로 전원단자(Vcc)의 전원이 저항(R3)(R4) 및 트랜지스터(TR1)(TR2)를 통해 접지되므로 그의 콜렉터에는 제2도의 (c)(d)에 도시한 바와같이 저전위신호가 출력되고, 그 저전위신호는 앤드게이트(AD1)의 입력단자에 입력됨과 아울러 인버터(I1)(I2)를 다시 통한 후 반전되어 고전위신호로 앤드게이트(AD2)를 통해 제2도의 (e)에 도시한 바와같이 고전위 신호로 앤드게이트(AD3)의 일측입력단자에 입력되고, 상기에서 앤드게이트(AD1)의 입력단자에 저전위신호가 입력되어 있으므로 그의 출력단자에는 제2도의 (f)에 도시한 바와같이 저전위신호가 출력되고, 그 저전위신호는 앤드게이트(AD4)의 일측입력단자에 입력됨과 아울러 플립플롭(FF1)의 클럭단자(CK)에 인가되므로 그의 출력단자(Q)로 제2도의 (g)에 도시한 바와같이 저전위신호가 출력되어 오아게이트(OR1)의 일측입력단자에 인가된다.If the disc is not mounted in the tray 1 when the tray 1 is ejected while the power is supplied to the power terminal Vcc, the switch SW 1 (SW 2 ) is turned on and the ( a) As shown in (b), a high potential signal is output, and the high potential signal is applied to the base of the transistors TR 1 and TR 2 through the resistors R 1 and R 2 , respectively, to turn them on. Since the power supply of the power supply terminal Vcc is grounded through the resistors R 3 (R 4 ) and the transistors TR 1 (TR 2 ), the collector of the power supply terminal Vcc is low as shown in (c) (d) of FIG. The potential signal is output, and the low potential signal is inputted to the input terminal of the AND gate AD 1 , and is again inverted after passing through the inverter I 1 (I 2 ) to convert the AND gate AD 2 into a high potential signal. As shown in (e) of FIG. 2, a high potential signal is input to one input terminal of the AND gate AD 3 , and the input terminal of the AND gate AD 1 is Since a low potential signal is input, a low potential signal is output to its output terminal as shown in FIG. 2 (f), and the low potential signal is input to one input terminal of the AND gate AD 4 and flip-flop. Since it is applied to the clock terminal CK of (FF 1 ), a low-potential signal is output to its output terminal Q as shown in (g) of FIG. 2 and is applied to one input terminal of the OR gate OR 1 . .

이와같은 상태에서 트레이(1)를 로딩시키고자 할 경우에는 로딩키를 누르면, 로딩키신호입력단자(LKI)에 고전위 신호가 입력되어 앤드게이트(AD3)(AD4)의 타측입력단자에 입력되므로 앤드게이트(AD3)(AD4)의 출력단자에는 제2도의 (h) 및 (i)에 도시한 바와같이 각각 고전위 및 저전위 신호가 출력되고, 상기 앤드게이트(AD3)의 출력단자에서 출력되는 고전위신호는 상기 오아게이트(OR1)의 타측입력단자에 입력되므로 그의 일측입력신호에 관계없이 그의 출력단자에는 제2도의 (j)에 도시한 바와같이 고전위신호가 출력되고, 이에따라 마이콤은 이를 감지하여 트레이(1)를 로딩시키게 되고, 트레이(1)의 로딩이 완료되면, 로딩완료신호입력단자(LS)에 고전위신호가 입력되어 플립플롭(FF1)의 클리어단자(CLR)에 인가되므로 그의 출력단자(Q1)에는 계속 저전위신호가 출력된다.When loading the tray 1 in such a state, when the loading key is pressed, a high potential signal is inputted to the loading key signal input terminal LKI to the other input terminal of the AND gate AD 3 and AD 4 . type because of the aND gate (AD 3) (AD 4) output terminal, a second-degree (h) and (i) which each have a high potential and a low potential signal is outputted as shown in, the aND gate (AD 3) of Since the high potential signal output from the output terminal is input to the other input terminal of the OR gate OR 1 , the high potential signal is output to its output terminal as shown in (j) of FIG. 2 irrespective of its one input signal. Accordingly, the microcomputer detects this and loads the tray 1. When the loading of the tray 1 is completed, a high potential signal is input to the loading completion signal input terminal LS to clear the flip-flop FF 1 . since the terminal is (CLR) still has its output terminal (Q 1) low potential The signal is output.

그리고, 상기와 반대로 트레이(1)에 디스크가 장착되어 있을 경우에는 스위치(SW1)(SW2)가 오프되어 제2도의 (a)(b)에 도시한 바와같이 저전위신호가 출력되고, 그 저전위신호는 저항(R1) (R2)을 각각 통해 트랜지스터(TR1)(TR2)의 베이스에 인가되어 그가 오프되므로 전원단자(Vcc)의 전원이 저항(R3)(R4)을 각각 통해 제2도의 (c)(d)에 도시한 바와같이 고전위신호로 출력되고, 그 고전신호는 앤드게이트(AD1)의 입력단자에 입력됨과 아울러 인버터(I1)(I2)를 다시 통한 후 반전되어 저전위신호로 앤드게이트(AD2)를 통해 제2도의 (c)에 도시한 바와 같이 앤드게이트(AD3)의 일측입력단자에 입력되고, 상기에서 앤드게이트(AD1)의 입력단자에 고전위신호가 입력되어 있으므로 그의 출력단자에는 제2도의 (f)에 도시한 바와같이 고전위신호가 출력되고, 그 고전위신호는 앤드게이트(AD4)의 일측입력단자에 입력됨과 아울러 플립플롭(FF1)의 클럭단자(CK)에 인가되며, 플립플롭(FF1)의 입력단자(D)에는 그의 출력단자(Q)에서 출력된 고전위신호가 인가되어 있으므로 그의 출력단자(Q)에는 제2도의 (g)에 도시한 바와같이 고전위신호가 일정시간(T1)동안 출력되어 오아게이트(OR1)의 일측입력단자에 인가되므로 그의 타측입력신호에 관계없이 그의 출력단자에는 제2도의 (j)에 도시한 바와같이 고전위 신호가 출력되고, 이에따라 마이콤은 이를 감지하여 트레이(1)를 로딩시키게 되고, 일정시간이 경과하여 트레이(1)의 로딩이 완료되면, 그에따른 메카니즘을 구동시켜 디스크의 재생을 시작함과 아울러 로딩 완료신호입력단자(LS)에 고전위 신호가 입력되어 플립플롭(FF1)의 클리어단자(CLR)에 인가되므로 그의 출력단자(Q)에는 저전위신호가 출력되고, 또한 이때 트레이(1)의 로딩이 완료됨에 따라 스위치(SW1)(SW2)가 온되어 트랜지스터(TR1)(TR2)도 온되므로 그의 콜렉터에는 저전위신호가 출력되고, 그 출력된 저전위신호는 앤드게이트(AD1)를 통해 저전위신호로 출력되어 플립플롭(FF1)의 클럭단자(CK)에 인가되나 그의 출력단자(Q)에는 계속 저전위신호가 출력되게 된다.On the contrary, when the disc is mounted on the tray 1, the switch SW 1 (SW 2 ) is turned off, and a low potential signal is output as shown in FIG. 2 (a) (b). The low potential signal is applied to the base of the transistors TR 1 (TR 2 ) through the resistors R 1 (R 2 ) and turned off so that the power supply of the power supply terminal Vcc is turned on in the resistors R 3 (R 4 ). ) Is output as a high potential signal as shown in (c) (d) of FIG. 2, respectively, and the high signal is inputted to the input terminal of the AND gate AD 1 and the inverter I 1 (I 2 ). And then inverted and input to one input terminal of the AND gate AD 3 through the AND gate AD 2 as the low potential signal, as shown in FIG. Since a high potential signal is input to the input terminal of 1 ), a high potential signal is output to its output terminal as shown in (f) of FIG. Voltage signal has its output terminal the input terminal (D) of the soon as the input to one input terminal of the AND gate (AD 4) as well as is applied to the clock terminal (CK) of the flip-flop (FF 1), the flip-flop (FF 1) ( since a high potential signal output from the Q) are applied is has its output terminal (Q) has a high potential signal, as shown in the second degree (g) output for a predetermined time (T 1) Iowa gate (OR 1) Since it is applied to one input terminal, regardless of its other input signal, its output terminal outputs a high potential signal as shown in (j) of FIG. 2, and accordingly, the microcomputer detects this and loads the tray 1, When the loading of the tray 1 is completed after a certain period of time, the corresponding mechanism is started to start playing the disc, and a high potential signal is input to the loading completion signal input terminal LS so that the flip-flop FF 1 Is applied to the clear terminal of Character (Q) has been output a low potential signal, and wherein the switch (SW 1) (SW 2) is turned on as the loading of the tray (1) complete the transistor (TR 1) (TR 2), so also on its collector, A low potential signal is outputted to the low potential signal, which is output as a low potential signal through the AND gate AD 1 , and applied to the clock terminal CK of the flip-flop FF 1 , but its output terminal Q is applied to the low potential signal. The low potential signal will continue to be outputted.

또한, 트레이(1)에 디스크가 정확하게 장착되지 않았을 경우 즉, 스위치(SW1)(SW2)중 한개의 스위치(SW1)(SW2)가 온 또는 오프되어 있을 경우에는 트랜지스터(TR1)(TR2)도 온 또는 오프되게 되므로 앤드게이트(AD1)의 입력단자에 저전위 및 고전위신호가 인가됨과 아울러 인버터(I1)(I2)를 다시 통한 후 반전되어 고전위 및 저전위신호로 앤드게이트(AD2)를 통해 앤드게이트(AD3)의 일측입력단자에 저전위신호가 입력되고, 상기에서 앤드게이트(AD1)의 입력단자에 저전위 및 고전위신호가 입력되어 있으므로 그의 출력단자에는 저전위신호가 출력되고, 그 저전위신호는 플립플롭(FF1)의 클럭단자(CK)에 인가됨과 아울러 앤드게이트(AD4)의 일측입력단자에 입력되고, 상기 앤드게이트(AD3)의 일측입력단자에도 저전위신호가 입력되어 있으므로 그의 타측입력신호 즉, 로딩키신호입력단자(LKI)에 입력되는 신호에 관계없이 앤드게이트(AD3)(AD4)의 출력단자에는 저전위신호가 출력되어 오아게이트(OR1)의 타측 입력단자에 입력되고, 상기에서 플립플롭(FF1)의 클럭단자(CK)에 저전위신호가 인가되어 있으므로 그의 출력단자(Q)에는 저전위신호가 출력되고, 그 출력된 저전위신호는 오아게이트(OR1)의 일측입력단자에 입력되어 상기에서 그의 타측입력단자에 입력된 저전위신호와 함께 오아게이트(OR1)를 통해 저전위신호로 출력되어 마이콤에 입력되므로 마이콤은 트레이(1)의 로딩 및 디스크의 재생을 할 수 없음을 감지하게 된다.On the contrary, if the disc in the tray (1) has not been correctly mounted that is, if there is a switch (SW 1) (SW 2) one of the switches (SW 1) (SW 2) of the on or off a transistor (TR 1) Since (TR 2 ) is turned on or off, the low and high potential signals are applied to the input terminal of the AND gate AD 1 , and are inverted through the inverter I 1 (I 2 ) again and then inverted. Since the low potential signal is input to one input terminal of the AND gate AD 3 as the signal through the AND gate AD 2 , and the low potential and high potential signals are input to the input terminal of the AND gate AD 1 . A low potential signal is output to the output terminal thereof, the low potential signal is applied to the clock terminal CK of the flip-flop FF 1 , and is input to one input terminal of the AND gate AD 4 . AD 3) of one input terminal to the low potential, so the signal is input his other The input signals, that is, the other input terminal of the loaded key signal input terminal AND gate (AD 3) (AD 4) output terminal, the output is a low potential signal Iowa gate (OR 1), regardless of the signals input to (LKI) Since the low potential signal is applied to the clock terminal CK of the flip-flop FF 1 in the above, a low potential signal is output to the output terminal Q thereof, and the output low potential signal is an OR gate. 1 ) is input to one side of the input terminal and the low potential signal inputted to the other input terminal of the above is output as a low potential signal through the OA gate (OR 1 ) is input to the microcomputer, so the microcomputer is loaded and the tray (1) It will detect that the disc cannot be played.

이상에서 설명한 바와같이 본 고안은 트레이에 디스크가 정확하게 장착되었을 경우에만 자동으로 트레이를 로딩시킨 후 재생할 수 있게되므로 트레이에 디스크장착시 정확하게 장착시키지 않으면 로딩키를 눌러도 트레이를 로딩시키지 않을뿐만아니라 재생모드로 동작되지 않게되어 디스크의 손상을 방지하게 되고, 사용자가 디스크를 보다 더 편리하게 장착 및 재생하게 되는 효과가 있다.As described above, the present invention can automatically play the tray after loading the tray only when the disc is correctly loaded in the tray. If the disc is not loaded correctly in the tray, the tray will not be loaded even if the loading key is pressed. This prevents the disk from being damaged and prevents the disk from being damaged. The user can more conveniently mount and play the disk.

Claims (1)

트레이(1)의 디스크장착검출용스위치(SW1)(SW2)를 트랜지스터(TR1)(TR2)의 베이스측에 각각 접속하여 그의 콜렉터측을 앤드게이트(AD1)의 입력단자에 접속함과 아울러 인버터(I1)(I2)를 각각 통해 앤드게이트(AD2)의 입력단자에 접속하여 그의 출력단자를 로딩키신호입력단자(LKI)와 함께 앤드게이트(AD3)의 입력단자에 접속하고, 상기 앤드게이트(AD1)의 출력단자는 플립플롭(FF1)의 클럭단자(CK)에 접속하여 그 접속점을 상기 로딩키신호입력단자(LKI)와 함께 앤드게이트(AD4)의 입력단자에 접속하며, 상기 플립플롭(FF1)의 출력단자(Q)는 그의 입력단자(D)에 접속하여 그의 클리어단자(CLR)를 로딩완료신호입력단자(LS)에 접속하고, 그 플립플롭(FF1)의 출력단자(Q)는 상기 앤드게이트(AD3)(AD4)의 출력단자와 함께 오아게이트(OR1)의 입력단자에 접속하여 구성함을 특징으로 하는 디스플레이어의 자동 재생제어회로.The disk mounting detection switch SW 1 (SW 2 ) of the tray 1 is connected to the base side of the transistors TR 1 (TR 2 ), respectively, and the collector side thereof is connected to the input terminal of the AND gate AD 1 . In addition, through the inverters I 1 and I 2 , respectively, the input terminal of the AND gate AD 2 is connected to the output terminal of the AND gate AD 3 together with the loading key signal input terminal LKI. The output terminal of the AND gate AD 1 is connected to the clock terminal CK of the flip-flop FF 1 , and the connection point thereof is connected to the loading key signal input terminal LKI of the AND gate AD 4 . An input terminal, the output terminal Q of the flip-flop FF 1 is connected to its input terminal D, and its clear terminal CLR is connected to the loading completion signal input terminal LS, and the flip the output terminal of the flop (FF 1) (Q) and is connected to the input terminal of the gate Iowa (OR 1) with an output terminal of the aND gate (AD 3) (AD 4) Configuration display, characterized in that the control circuit of the automatic regeneration control.
KR2019880001092U 1988-01-30 1988-01-30 Automatic control circuit for disc player KR910002037Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880001092U KR910002037Y1 (en) 1988-01-30 1988-01-30 Automatic control circuit for disc player

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880001092U KR910002037Y1 (en) 1988-01-30 1988-01-30 Automatic control circuit for disc player

Publications (2)

Publication Number Publication Date
KR890016687U KR890016687U (en) 1989-08-19
KR910002037Y1 true KR910002037Y1 (en) 1991-03-30

Family

ID=19271986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880001092U KR910002037Y1 (en) 1988-01-30 1988-01-30 Automatic control circuit for disc player

Country Status (1)

Country Link
KR (1) KR910002037Y1 (en)

Also Published As

Publication number Publication date
KR890016687U (en) 1989-08-19

Similar Documents

Publication Publication Date Title
JPS56130861A (en) Reproducing device for information recording medium
KR910002037Y1 (en) Automatic control circuit for disc player
JPH1069661A (en) Laser control circuit of write-in type optical diskdrive
KR0115166Y1 (en) Synchronized rocording system using cdp
KR890000510Y1 (en) Dubbing control circuit of double deck cassette
KR850001425Y1 (en) Automatic music selecting device for tape recorders
KR900002630Y1 (en) Noise reduction system of double deck cassette tape recorder
KR940005551Y1 (en) Auto-selecting circuit for audio system
KR930001593Y1 (en) Operating control circuit for on-screen indicating
KR860002472Y1 (en) Automatic selector of function key button in audio system
KR900010117Y1 (en) Tape recording detection ejecting circuit for vcr
KR940000245Y1 (en) Misdrive protecting circuit for audio deck
KR900010750Y1 (en) Tape function switching control circuit for doubledeck cassette
SU1150653A1 (en) Device for controlling mechanism for displacement of magnetic medium
KR900003631Y1 (en) The automatic unloading circuit for the disc player
KR950001241B1 (en) Circuit for automatically selecting music in tape recorder
KR890003580Y1 (en) Malfunction protecting circuit in truntable using remote control circuit
KR900001496Y1 (en) Bouble deck's cassette dubbing circuit
KR920007425Y1 (en) Recording and play back mode locking circuit
KR900008855Y1 (en) Double deck reproducing control apparatus
KR880002807Y1 (en) Power automatic breaking circuit of video tape recorder
KR880004218Y1 (en) Function selection automatic modulation circuit
KR890003588Y1 (en) Timer mode changing circuit of vtr
KR900008728Y1 (en) Tray-ejecting circuit of disc player
KR900010887Y1 (en) Automatic rewinding circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19941227

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee