KR910001293Y1 - Continous playing circuit for cassette - Google Patents
Continous playing circuit for cassette Download PDFInfo
- Publication number
- KR910001293Y1 KR910001293Y1 KR2019860018131U KR860018131U KR910001293Y1 KR 910001293 Y1 KR910001293 Y1 KR 910001293Y1 KR 2019860018131 U KR2019860018131 U KR 2019860018131U KR 860018131 U KR860018131 U KR 860018131U KR 910001293 Y1 KR910001293 Y1 KR 910001293Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- cassette
- continuous
- motor
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/03—Control of operating function, e.g. switching from recording to reproducing by using counters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Control Of Multiple Motors (AREA)
Abstract
내용 없음.No content.
Description
본 고안의 회로도.Circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1,2 : 카운터 5 : 연속동작회로1,2: counter 5: continuous operation circuit
PT1, PT2: 포토 트랜지스터 TR1-TR6: 트랜지스터PT 1 , PT 2 : phototransistor TR 1 -TR 6 : transistor
LS1,LS2: 리프 스위치 M1,M2: 모터LS 1 , LS 2 : Leaf switch M 1 , M 2 : Motor
A1-A6: 앤드 게이트 OR1-OR3: 오아게이트A 1 -A 6 : AND gate OR 1 -OR 3 : OA gate
본 고안은 연속 재생 기능이 내장된 더블 덱크 카셋트에 있어서, 되감기(REW)나 빨리보내기(FF) 동작때에는 연속 동작을 시키지 않고 재생기에만 연속 재생 동작을 시키도록 한 카셋트의 연속 재생회로에 관한 것이다.The present invention relates to a continuous playback circuit of a cassette in which a double deck cassette having a continuous playback function is built so that only a player is continuously played without a continuous operation during a rewind (REW) or fast forward (FF) operation.
현재 연속 재생 기능이 내장된 더블 덱크 카셋트에서는 연속 재생회로를 동작시킬 때 한쪽 테이프의 동작이 끝나야만 다른 테이프의 동작이 시작되는 연속 되감기나 연속 빨리 보내기 동작이 이루어지는 것이다.In a double deck cassette with a continuous playback function, a continuous rewind or continuous fast forward operation in which the operation of the other tape starts only when the operation of the continuous playback circuit is completed is performed.
즉, 연속 재생 기능이 내장된 더블 덱크 카셋트에서는 두 개의 덱크 테이프를 되감기나 빨리보내기 동작을 시킬수 있는 장치가 없어 되감기나 빨리보내기 동작을 행할때 큰 불편이 있는 것이었다.In other words, the double deck cassette with the built-in continuous playback function does not have a device capable of rewinding or fast forwarding two deck tapes.
본 고안은 이와같은 점을 감안하여 양쪽 덱크가 모두 재생 동작일때만 연속 재생 동작을 행하고 어느 한쪽 또는 양쪽 덱크 모두 되감기나 빨리보내기 동작때에는 연속 재생장치가 동작하지 않도록 하여 양쪽 덱크가 동시에 동작할 수 있도록한 카셋트의 연속 재생회로로써 테이크 업 릴(TAKE UP REEL)에서 인가되는 회전 펄스를 카운터로 카운트하여 연속 동작 회로의 구동을 제어해 주어 재생 동작일때만 연속 재생 동작을 행할수 있고 그이외의 기능 즉 되감기나 빨리보내기시에는 각 덱크가 연속적인 동작을 하지 않고 동시 구동할수 있도록 한 것이다.In view of the above, the present invention performs the continuous playback operation only when both decks are playing, and the continuous playback device does not operate during the rewinding or fast forwarding operation so that both decks can operate simultaneously. It is a cassette continuous regeneration circuit that counts the rotation pulse applied from the take up reel with a counter to control the operation of the continuous operation circuit so that the continuous regeneration operation can be performed only during regeneration operation. When rewinding or fast forwarding, each deck can be run simultaneously without continuous operation.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.
덱크 스위치에 연동되는 리프 스위치(LS1)(LS2)와, 상기 리프 스위치(LS1)(LS2)의 접속 상태에 따라 그 구동이 선택되고 모터(M1)(M2)를 동작시키는 트랜지스터(TR1)(TR2)와, 상기 트랜지스터(TR1)(TR2)의 동작에 의하여 구동되고 상기 모터(M1)(M2)를 연속적으로 구동시키는 트랜지스터(TR3)(TR4)로 구성된 연속 동작회로(5)를 갖춘 더블 덱크 카셋트에 있어서, 양 덱크의 테이크 업 릴에 설치된 반사경에서 반사된 빛을 감지하는 포토 트랜지스터(PT1)(PT2)와, 상기 포토 트랜지스터(PT1)(PT2)에서 출력되는 펄스를 카운트하고 일정 주기의 클럭펄스로 클리어 되는 카운터(1)(2)와, 상기 카운터(1)(2)의 출력을 논리곱하는 앤드게이트(A1-A6)와 상기 앤드게이트(A1-A6)의 출력을 논리합하여 트랜지스터(TR6)의 구동을 제어하는 오아게이트(OR1-OR3)와, 상기 트랜지스터(TR6)와 역으로 동작되고 상기 연속동작회로(5)의 트랜지스터(TR3)(TR4)의 구동을 제어하는 트랜지스터(TR5)로 구성된다.The driving is selected according to the connection state of the leaf switch LS 1 (LS 2 ) and the leaf switch LS 1 (LS 2 ) interlocked with the deck switch to operate the motor M 1 (M 2 ). a transistor (TR 1) (TR 2) and the transistor (TR 1) transistor that is driven by the operation of (TR 2) is continuously driven by the motor (M 1) (M 2) (TR 3) (TR 4 In a double deck cassette having a continuous operation circuit (5) consisting of: a photo transistor (PT 1 ) (PT 2 ) for detecting the light reflected from the reflectors provided on the take-up reel of both decks, and the photo transistor (PT) 1 ) Counters (1) (2) which count pulses outputted from (PT 2 ) and are cleared by a clock pulse of a predetermined period, and AND gates (A 1 -A) which logically multiply the outputs of the counters (1) (2). 6) and Iowa gate (OR 1 -OR 3) for controlling the driving of the transistor (TR 6) to the OR output of the aND gate (a 1 -A 6) and, Consists of the group transistor (TR 6) and operates in reverse and the transistor (TR 5) for controlling the driving of the transistor (TR 3) (TR 4) of the continuous operation circuit 5.
이와같이 구성된 본 고안에서 먼저 양 덱크의 테이크 업 릴에는 그 단면에 반사경을 붙인후 반사경에서 반사되는 빛을 포토 트랜지스터(PT1)(PT2)로 감지하게 되므로 테이크 업 릴의 회전 속도에 비례하여 포토 트랜지스터(PT1)(PT2)에 감지하여 카운터(1)(2)에 인가시키는 카운트 신호의 주기는 빨라지게 된다.In the present invention configured as described above, the take-up reel of both decks is first attached with a reflector on the cross-section, and then the light reflected from the reflector is detected by the photo transistor PT 1 (PT 2 ). The cycle of the count signal sensed by the transistors PT 1 and PT 2 and applied to the counters 1 and 2 becomes faster.
즉. 테이크 업 릴의 회전 속도에 비례한 펄스가 캉터(1)(2)의 클럭 단자(CK)에 카운트 신호로써 인가되어지는 것이다.In other words. A pulse proportional to the rotational speed of the take up reel is applied to the clock terminal CK of the canter 1 and 2 as a count signal.
이때 테이크 업 릴의 속도는 재생 동작시 보다 빨리 보내기나 되감기 동작때에 약 3-4배 빠르므로 일정주기의 클럭 펄스에 의하여 클리어 되는 카운터(1)(2)에서는 재생 동작시 보다 빨리 보내기나 되감기 동작시 더 많은 펄스를 카운트하게 된다.At this time, the speed of the take-up reel is about 3-4 times faster during the rewind operation or the rewind operation. In operation, more pulses are counted.
즉, 카운터(1)(2)는 일정주기의 클럭펄스에 의해 클리어되게 되므로 클럭펄스의 1주기 동안 카운트되는 포토 트랜지스터(PT1)(PT2)의 펄스 숫자는 재생시에 비하여 되감기나 빨리 보내기 시에 약 3-4배 증가되게 된다.That is, since the counters 1 and 2 are cleared by the clock pulses of a certain period, the pulse numbers of the photo transistors PT 1 and PT 2 that are counted during one period of the clock pulses are rewound or sent faster than the playback time. About 3-4 times.
그리고 카운터(1)(2)는 포토 트랜지스터(PT1)(PT2)의 펄스를 카운트하여 출력단자(Q2-Q5)로 출력시키게되고 이때 카운터(1)(2)의 출력단자(Q2-Q5)에는 앤드게이트(A1-A6)가 연결되어 있으므로 출력단자(Q2-Q5)출력이 모두 하이레벨로 출력될때 앤드게이트(A1-A6)의 출력은 하이레벨이 된다.The counters 1 and 2 count the pulses of the photo transistors PT 1 and PT 2 and output them to the output terminals Q 2 -Q 5. At this time, the output terminals Q of the counters 1 and 2 are output. 2 -Q 5 ), the AND gates (A 1 -A 6 ) are connected, so when the output terminals (Q 2 -Q 5 ) outputs all at high level, the outputs of the AND gates (A 1 -A 6 ) are high level. Becomes
즉, 양 덱크가 모두 되감기나 재생 동작일때 펄스가 많이 인가되므로 카운터(1)(2)의 출력단자(Q2-Q5)에서 하이레벨을 출력시키게 되나 양 덱크가 재생동작 중일때는 카운터(1)(2)의 출력단자(Q2-Q5)가 모두 하이레벨이 되지 못하고 일부만 하이레벨이 된다.That is, since both pulses are applied when both decks are rewinding or reproducing, the output terminals (Q 2 -Q 5 ) of the counters (1) and (2) output a high level. The output terminals (Q 2 -Q 5 ) of (2) are not all at the high level but only some are at the high level.
따라서 양 덱크가 모두 되감기나 빨리 보내기 동작을 하게되면 앤드게이트(A1-A6)의 출력은 하이레벨이 되고 양 덱크가 모두 재생 동작을 하게되면 앤드게이트(A1-A6)의 출력은 로우레벨이 된다.Therefore, if both decks rewind or fast forward, the outputs of the AND gates (A 1- A 6 ) are high level, and if both decks are playing, the outputs of the AND gates (A 1 -A 6 ) are Low level.
이때 앤드게이트(A1-A6)를 병렬로 사용한 것을 보다 안정된 동작을 시키기 위함이다.In this case, the use of the AND gates A 1 -A 6 in parallel is for a more stable operation.
따라서 양 덱크를 모두 되감기나 빨리 보내기 동작을 행하도록 하면 앤드게이트(A1-A6)의 출력이 인가되는 오아게이트(OR1-OR3)는 하이레벨을 출력시키게 되고 양 덱크를 모두 재생동작을 시키면 오아게이트(OR1)(OR3)의 출력은 모두 로우레벨이 되며 어느 한 덱크라도 빨리보내기나 되감기 동작을 행하게 되면 오아게이트(OR1)(OR2)의 출력 중 어느 하나라도 하이레벨이 되므로 오아게이트(OR1)(OR2)의 출력이 인가되는 오아게이트(OR3)의 출력은 하이레벨이 된다.Therefore, if both decks are rewound or fast forwarded, the oragate OR 1 -OR 3 to which the outputs of the AND gates A 1 -A 6 are applied outputs a high level, and both decks are played back. If the output of Oagate (OR 1 ) (OR 3 ) is all low level, and any deck is fast forwarding or rewinding, any of the outputs of Oagate (OR 1 ) (OR 2 ) is high level. As a result, the output of the OR gate OR 3 to which the output of the OR gate OR 1 OR 2 is applied becomes a high level.
즉, 양쪽 덱크가 모두 재생 동작일 경우에 한하여 오아게이트(OR3)의 출력이 로우레벨로 출력되고 어느 하나의 덱크라도 되감기나 빨리 보내기 동작을 하게되면 오아게이트(OR3)의 출력은 하이레벨이 되는 것이다.That is, only when both decks are playing, the output of oragate (OR 3 ) is output at a low level. If any of the decks is rewinding or fast forwarding, the output of oragate (OR 3 ) is at a high level. It will be.
따라서 양 덱크가 모두 재생 동작시에는 오아게이트(OR3)의 출력이 로우레벨이 되므로 트랜지스터(TR6)가 ″턴오프″되게 되고 트랜지스터(TR6)가 ″턴오프″되면 저항(R3)을 통하여 전원(B+)이 인가되는 트랜지스터(TR5)가 ″턴온″되게 된다.Therefore, when both decks are in the regeneration operation, the output of the OR gate OR 3 is at the low level, so that the transistor TR 6 is ″ turned off ″ and when the transistor TR 6 is ″ turned off ″ the resistor R 3 . Through this, the transistor TR 5 to which the power source B + is applied is ″ turned on ″.
이때 덱크 스위치에 연동되는 리프 스위치(LS1)가 ″온″되면 트랜지스터(TR1)가 ″턴온″되어 모터(M1)가 동작함과 동시에 트랜지스터(TR1)가 ″턴온″되어 모터(M2)구동용 트랜지스터(TR2)를 ″턴오프″시켜주게 된다.At this time, when the leaf switch LS 1 interlocked with the deck switch ″ on ″, the transistor TR 1 ″ turns on ″ so that the motor M 1 operates and at the same time, the transistor TR 1 ″ turns on ″ and the motor M 2 ) The driving transistor TR 2 is ″ turned off ″.
따라서 모터(M1)만 구동되어 한쪽 덱크만 재생 동작을 하게되고 모터(M1)에 의한 덱크의 재생동작이나 끝나면 리프스위치(LS1)는 ″오프″되어 트랜지스터(TR1)(TR4)는 ″턴오프″되고 ″온″되어 있는 리프스위치(LS2)에 의하여 트랜지스터(TR2)가 ″턴온″되므로 모터(M2)가 회전함과 동시에 트랜지스터(TR3)가 ″턴온″되어 모터(M1)구동용 트랜지스터(TR1)를 ″턴오프″시켜 준다.Therefore, only the motor M 1 is driven so that only one deck is regenerated. When the deck is regenerated by the motor M 1 , the leaf switch LS 1 is ″ off ″ so that the transistor TR 1 (TR 4 ). Is ″ turned off ″ and ″ on ″, the transistor TR 2 ″ turns on ″ by the leaf switch LS 2 ″ turns on ″ and the transistor TR 3 ″ turns on ″ as the motor M 2 rotates. (M 1 ) Turns off the driving transistor TR 1 .
그러므로 모터(M1)에 의한 재생 동작에 이어 모터(M2)에 의한 재생 동작이 이루어지므로 연속 재생 동작을 행할수 있는 것이다.Therefore it followed that the playback operation by the motor (M 1) performing a continuous reproducing operation because the reproduction operation performed by the motor (M 2).
그러나 양 덱크 또는 한쪽 덱크가 되감기나 빨리 보내기 동작을 행할때에는 카운터(1)(2)의 출력이 인가되는 오아게이트(OR3)가 하이레벨이 출력되어 트랜지스터(TR6)를 ″턴온″ 시킴으로써 트랜지스터(TR5)의 베이스를 로우레벨로 떨어뜨려 트랜지스터(TR5)가 ″턴오프″되게 된다.However, when both decks or one deck are rewinded or sent quickly, the oragate OR 3 to which the output of the counters 1 and 2 is applied is output at a high level so that the transistor TR 6 is turned on. separation between the base of the (TR 5) is at a low level so that the transistor (TR 5) "off".
트랜지스터(TR5)가 ″턴오프″되면 트랜지스터(TR3)(TR4)의 전류 통로가 형성되지 않아 트랜지스터(TR3)(TR4)는 항상 ″턴오프″된 상태가 되며 덱크의 스위치와 연동되는 리프스위치(LS1)(LS2)의 ″온″ ″턴오프″에 따라 트랜지스터(TR1)(TR2)의 구동을 제어하여 모터(M1)(M2)의 구동을 제어할수 있게 된다.A transistor (TR 5) is "off" when the transistor (TR 3) (TR 4) because a current path is formed of a transistor (TR 3) (TR 4) are always the "off" state of the deck switch and The driving of the transistors TR 1 and TR 2 can be controlled according to the ″ on ″ ″ turning off ″ of the leaf switch LS 1 (LS 2 ) to be interlocked to control the driving of the motor M 1 (M 2 ). Will be.
즉, 한쪽 덱크만 되감기나 빨리 보내기 동작을 행하려 하면 덱크 스위치와 연동되는 리프스위치(LS1)(LS2)중 하나가 ″온″되어 트랜지스터(TR1)(TR2)중 하나만 ″턴온″되어 모터(M1)(M2)중 하나만 회전시키게 되므로써 다른쪽 덱크에 영향을 받지 않고 빨리 보내기나 되감기 동작을 행할수 있는 것이다.That is, if only one deck is to be rewound or fast forwarded, one of the leaf switches LS 1 and LS 2 interlocked with the deck switch is ″ ON ″ and only one of the transistors TR 1 and TR 2 is ″ turned on ″. By rotating only one of the motors (M 1 ) (M 2 ), you can quickly send or rewind without being affected by the other deck.
그리고 양쪽 덱크 모두 되감기나 빨리 보내기 동작을 행할때에는 리프스위치(LS1)(LS2)가 모두 ″온″되어 트랜지스터(TR1)(TR2)를 ″턴온″시키므로써 모터(M1)(M2)가 동시에 회전하여 연속 되감기나 빨리 보내기 동작등이 발생되지 않고 양쪽 덱크가 동시에 빨리 보내기나 되감기 동작을 행할수 있는 것이다.When both decks rewind or fast forward, both leaf switches LS 1 and LS 2 are ″ ON ″ and the transistors TR 1 and TR 2 are ″ turned on ″ so that the motor M 1 (M 2 ) can rotate at the same time, so that no continuous rewind or fast forwarding action can occur, and both decks can fast forward or rewind at the same time.
이상에서와 같이 본 고안은 테이크 업 릴 펄스를 카운터(1)(2)에서 카운트하여 앤드게이트(A1-A6)와 오아게이트(OR1-OR3)를 통하여 트랜지스터(TR5)제어용 트랜지스터(TR6)의 베이스에 인가되게 구성한후 트랜지스터(TR5)의 구동에 따라 트랜지스터(TR1-TR5)와 모터(M1)(M2) 및 리프 스위치(LS1)(LS2)로 구성된 연속 동작회로(5)의 연속 동작을 제어해 주도록한 것으로써 기존의 닮한 연속 재생 기능은 물론 빨리 보내기와 되감기 등을 양 덱크로 동시에 행할수 있어 2배의 시간을 절약할 수 있는 효과가 있는 것이다.As described above, the present invention counts the take-up reel pulse at the counters 1 and 2 to control the transistor TR 5 through the AND gates A 1 -A 6 and the OR gates OR 1 -OR 3 . a transistor (TR 1 -TR 5) and the motor (M 1) (M 2) and a leaf switch (LS 1) (LS 2) according to driving of the after transistor (TR 5) configured to be applied to the base of (TR 6) By controlling the continuous operation of the configured continuous operation circuit (5), it is possible to save as much as twice as much time by simultaneously performing both fast forwarding and rewinding as well as the existing continuous playback function. will be.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860018131U KR910001293Y1 (en) | 1986-11-21 | 1986-11-21 | Continous playing circuit for cassette |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860018131U KR910001293Y1 (en) | 1986-11-21 | 1986-11-21 | Continous playing circuit for cassette |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880010444U KR880010444U (en) | 1988-07-27 |
| KR910001293Y1 true KR910001293Y1 (en) | 1991-02-28 |
Family
ID=19257250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860018131U KR910001293Y1 (en) | 1986-11-21 | 1986-11-21 | Continous playing circuit for cassette |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910001293Y1 (en) |
-
1986
- 1986-11-21 KR KR2019860018131U patent/KR910001293Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880010444U (en) | 1988-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4528604A (en) | Tape end detecting device in a recording and/or reproducing apparatus for a miniature type tape cassette | |
| KR910001293Y1 (en) | Continous playing circuit for cassette | |
| KR890010803A (en) | Recording circuit of hybrid audio equipment | |
| US3512733A (en) | Tape transport for incremental stepping recorder | |
| JPS592984B2 (en) | tape recorder | |
| KR950005299Y1 (en) | Compact disk for recording or reproduction apparatus | |
| JPS5827895B2 (en) | Tape recorder reel stand speed change detection device | |
| US4394701A (en) | Recording time mode detector | |
| JPH026504Y2 (en) | ||
| JPS592983B2 (en) | Tape recorder display device | |
| GB1292524A (en) | Improvements in and relating to cassette changers | |
| JPS5853418B2 (en) | Motor control device | |
| JPS6338427Y2 (en) | ||
| JPS5917038Y2 (en) | tape recorder | |
| JPS5920175B2 (en) | magnetic playback device | |
| KR900006364Y1 (en) | Checking circuit of recording condition for video cassettee recoder | |
| JPS62219352A (en) | Detecting device for generation of rolling-in of tape | |
| JPH0614307Y2 (en) | Reel drive | |
| JPH0430663Y2 (en) | ||
| JPH0415535B2 (en) | ||
| KR920006088Y1 (en) | Preventing device of capstan motor at run away | |
| JPS5933651A (en) | Automatic music selector of cassette tape | |
| KR100378806B1 (en) | Running control method for vcr | |
| JPS6236445U (en) | ||
| KR910008050B1 (en) | Recorgnition method of tape wik out |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19980124 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |