Claims (4)
텔레비젼 수상기의 영상화질 열화보상회로에 있어서, 칼라신호와의 분리된 휘도신호를 수직-수평 주파수 특성에서 인간의시각 체계상 낮은 주파수 성분에 대한 인식감도가 뛰어난것에 기인한 2차원 공간 저역 통과필터(라)와, 상기 2차원 공간저역통과필터(라)의 출력 데이터를 1프레임 정도의 525H 지연하는 제1프레임 메모리(가)와, 상기 제1프레임 메모리(가)의출력 데이터를 2차로 1프레임정도의 525H 지연하는 제2프레임 메모리(나)와, 상기 2차원 공간저역 필터(라)의 출력과 제2프레임 메모리(나)의 출력을 가산하는 제1가산기(다)와, 상기 제1가산기(다)의 출력을 1/2하는 제1주기(바)와, 상기 제1프레임 메모리(가)의 출력과 상기 제1분주기(바)의 출력을 감산하는 감산기(사)와, 상기 감산기(사)의 출력을 1/2하는 제2분주기(아)와, 상기 휘도신호를 입력하여 상기 2차원 공간 저역필터(라)에서 낮은 주파수를 취하고 제1, 2프레임 메모리(가, 나), 제1, 2분주기(바, 아), 제1가산기(다), 감산기(사)에서 연산등을 하는데 따른 지연되는 시간 (525-α)을 매칭하는 제1매칭용 지연회로(마)와, 상기 제1매칭용 지연회로(마)의 출력과 상기 제2분주기(아)의 출력을 가산하여 보상된휘도신호를 출력하는 제2가산기(자)로 구성됨을 특징으로 하는 시간축 필터를 이용한 샤프니스 보상회로.In the image quality deterioration compensation circuit of a television receiver, a two-dimensional spatial low pass filter due to excellent recognition sensitivity of low frequency components in the human visual system in the vertical-horizontal frequency characteristics, D) a first frame memory (A) for delaying the output data of the two-dimensional spatial low pass filter (D) by about 525H by one frame, and a second frame of the output data of the first frame memory (A); A second frame memory (B) with a delay of about 525H, a first adder (C) for adding the output of the two-dimensional spatial low pass filter (D) and the output of the second frame memory (B), and the first adder A first period (bar) for halving the output of (c), a subtractor (g) for subtracting the output of the first frame memory (a) and the output of the first divider (bar), and the subtractor A second divider (H) that halves the output of (g) and the luminance signal In the 2D spatial low pass filter (d), a low frequency is taken, and the first and second frame memories (a, b), the first and second dividers (a, a), the first adder (c) and the subtractor (g) A first matching delay circuit (e) matching a delayed time (525-α) resulting from the calculation, an output of the first matching delay circuit (e), and an output of the second divider (a) And a second adder for outputting the compensated luminance signal by adding the sharpness compensation circuit.
텔레비젼 수상기의 영상 화질 열화 보상회로에 있어서, 휘도 신호입력단(10)을 통해 휘도신호로 부터 화상의 움직임을 검출하는 움직임 검출기(21)와, 상기 움직임 검출기(21)의 출력을 소정 지연하는 제2매칭용 지연회로(22)와, 상기 제2매칭용 지연회로(22)에서 지연된 움직임 검출기(21)의 출력 움직임 정도의 레벨을 검출하는 난리니어회로(24)와, 상기 수직축 샤프니스 보상회로(1)와 움직임 검출기(21), 제2매칭용 지연회로(22), 난리니어회로(24)에서 처리되는데 따른 지연되는 시간을 매칭하는 제3매칭용 지연회로(23)와, 상기 수직축 샤프니스 보상회로(1)의 보상된 휘도신호와 난리니어회로(24)의 움직임 검출신호 및 제3매칭용 지연회로(23)의 출력을 믹싱하여 움직임에 따른 보상된 휘도신호를 출력하는 믹스회로(25)로 구성됨을 특징으로 하는 회로.In the image quality deterioration compensation circuit of a television receiver, a motion detector (21) for detecting a motion of an image from a brightness signal through a brightness signal input terminal (10), and a second delaying a predetermined delay of the output of the motion detector (21). A matching delay circuit 22, a nonlinear circuit 24 for detecting the level of the output movement degree of the motion detector 21 delayed by the second matching delay circuit 22, and the vertical sharpness compensation circuit 1 ), A third matching delay circuit 23 for matching the delayed time due to processing by the motion detector 21, the second matching delay circuit 22, and the nonlinear circuit 24, and the vertical sharpness compensation circuit. To the mix circuit 25 for mixing the compensated luminance signal of (1) with the motion detection signal of the nonlinear circuit 24 and the output of the third matching delay circuit 23 to output the compensated luminance signal according to the movement. Circuit configured.
제2항에 있어서, 믹서회로(25)가 상기 시간축 샤프니스 보상회로(1)의 휘도보상신호(△Y)와 난리니어회로(24)의 움직임정도 레벨 출력신호(K)를 곱하는 곱셈기(32)와, 상기 휘도 보상신호(△Y)와 상기 곱셈기(32)의 출력을 감산하는 제2감산기(31)와, 상기 제2감산기(31)의 출력과 상기 제2매칭용 지연회로(23)의 지연된 휘도신호를 가산하는 제3가산기(33)로 구성됨을 특징으로 하는 회로.3. The multiplier 32 according to claim 2, wherein the mixer circuit 25 multiplies the luminance compensation signal ΔY of the time axis sharpness compensation circuit 1 by the motion accuracy level output signal K of the nonlinear circuit 24. And a second subtractor 31 for subtracting the output of the luminance compensation signal ΔY and the multiplier 32, and an output of the second subtractor 31 and the delay circuit 23 for the second matching. And a third adder (33) for adding the delayed luminance signal.
제2항에 있어서, 움직임 검출기(21)가 휘도 신호입력단(10)을 통해 입력되는 휘도신호를 1프레임 단위로 525H 지연하는제3프레임 메모리(51)와, 상기 제3프레임메모리(51)의 출력신호를 1프레임단위의 525H지연하는 제4프레임 메모리(52)와,상기 휘도입력단(10)의 입력휘도신호와 상기 제4프레임 메모리(52)와 상기 휘도입력단(10)의 입력 휘도신호와 상기 제4프레임 메모리(52)와 상기 휘도 입력(10)의 입력휘도신호와 상기 제4프레임메모리(52)의 의 출력신호를 감산하는 제3감산기(53)와, 상기 제3감산기(53)가 출력을 1/2하는 제3분주기(54)로 구성됨을 특징으로 하는 회로.The third frame memory (51) of claim 2, wherein the motion detector (21) delays the luminance signal input by the luminance signal input terminal (10) by 525H in units of one frame. A fourth frame memory 52 delaying the output signal by one frame unit 525H, an input luminance signal of the luminance input terminal 10 and an input luminance signal of the fourth frame memory 52 and the luminance input terminal 10; A third subtractor 53 for subtracting an input luminance signal of the fourth frame memory 52 and the luminance input 10 and an output signal of the fourth frame memory 52, and the third subtractor 53; Is composed of a third divider (54) whose half is output.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.