Claims (14)
복수열의 신호선과, 상기 신호선에 교차하도록 형성된 주사선과, 상기 신호선과 상기 주사선과의 교차점에 대응하는 위치에 형성된 화소로 이루어진 매트릭스회로와, 상기 신호선에 대응해서 형성되고, 화상신호를 취득하기 위한 스위치 회로를 최소한 가지고, 인접하는 상기 스위치회로끼리 실질적으로 동시에 온 되는 것을 가진 것을 특징으로 하는 표시 장치.A matrix circuit formed of a plurality of columns of signal lines, scanning lines formed to intersect the signal lines, pixels formed at positions corresponding to intersections of the signal lines and the scanning lines, and switches corresponding to the signal lines, for obtaining image signals A display device having at least a circuit, wherein adjacent switch circuits are turned on at substantially the same time.
제1항에 있어서, 상기 스위치회로는 모두 동시에 온되는 것을 특징으로 하는 표시장치.The display device of claim 1, wherein the switch circuits are all turned on at the same time.
복수열의 신호선과, 상기 신호선에 교차하도록 형성된 주사선과, 상기 신호선과 상기 주사선과의 교차점에 대응하는 위치에 형성된 화소로 이루어진 매트릭스회로와, 상기 신호선에 대응해서 형성되고, 화상신호를 취득하기 위한 스위치회로를 최소한 가지고, 상기 스위치 회로의 온오프 동작이 발생하는 타이밍의 회수가 최소가 되는 것을 특징으로 하는 표시장치.A matrix circuit formed of a plurality of columns of signal lines, scanning lines formed to intersect the signal lines, pixels formed at positions corresponding to intersections of the signal lines and the scanning lines, and switches corresponding to the signal lines, for obtaining image signals And a minimum number of circuits and a minimum number of timings of on-off operation of the switch circuits.
m열의 신호선과 n행의 주사선으로 이루어지고, 상기 신호선과 상기 주사선의 교차점에 대응하는 위치에 화소가 형성되고, 전체적으로 m열×n행의 화소로 이루어진 매트릭스회로와, 전압입력단자, 전압출력단자 및 제어단자를 가진 전압스위칭회로를 최소한 m개 배열하고, 상기 전압스위칭회로의 상기전압출력단자를 상기 신호선에 접속하고, 상기 전압입력단자를 K개(K1)로 이루어진 화상신호모선에 독립적으로 접속함과 동시에, 상기 화상신호 모선에 인가되어 있는 화상신호를 상기 제어단자에 입력되는 제어신호의 타이밍에 의해서 취득하여 출력하는 표시신호 출력회로와, 상기 제어신호를 발생하는 표시제어회로와, 상기 매트릭스회로를 선순차 구동하기 위하여 주사회로로 구성되고, 화상신호의 1수평기간내에 있어서의, 상기 제어신호의 전압레벨의 변화의 회수 L이 최소인 것을 특징으로 하는 표시장치.a matrix circuit composed of a signal line of m columns and a scanning line of n rows, and a pixel is formed at a position corresponding to the intersection of the signal line and the scanning line, and a matrix circuit consisting of pixels of m columns x n rows as a whole, a voltage input terminal and a voltage output terminal And arranging at least m voltage switching circuits having control terminals, connecting the voltage output terminals of the voltage switching circuits to the signal lines, and supplying K voltage input terminals. A display signal output circuit which independently connects to the image signal bus bar of 1) and acquires and outputs an image signal applied to the image signal bus bar at the timing of a control signal input to the control terminal; A display control circuit for generating a signal and a scanning circuit for linearly driving the matrix circuit, wherein the number L of changes in the voltage level of the control signal within one horizontal period of the image signal is minimal; Display device.
제4항에 있어서, L2인 것을 특징으로 하는 표시장치.The compound of claim 4, wherein L 2. Display apparatus characterized by the above-mentioned.
m열의 신호선과 n행의 주사선으로 이루어지고, 상기 신호선과 상기 주사선의 교차점에 대응하는 위치에화소가 형성되고, 전체적으로 m열×n행의 화소로 이루어진 매트릭스회로와, 전압입력단자, 전압출력단자 및 제어단자를 가진 전압스위칭회로를 최소한 m개 배열하고, 상기 전압스위칭회로의 상기 전압출력단자를 상기 신호선에 접속하고, 상기 전압입력 단자를 K개(K1)로 이루어진 화상신호 모선에 독립적으로 접속함과 동시에, 상기 화상신호 모선에 인가되어 있는 화상신호를 상기 제어단자에 입력되는 제어신호의 타이밍에 의해서 취득하여 출력하는 표시신호 출력회로와, 상기 제어신호를 발생하는 표시제어회로와, 상기 매트릭스회로를 선순차 구동하기 위하여 주사회로로 구성되고, 상기 화상신호를 취득하기 전에, 모든 제어신호를 거의 동시에 한쪽의 전압레벨로 설정한 후에, 일정시간 tH마다 순차적으로 다른쪽의 전압레벨로 변화시켜서 상기 화상신호를 상기 표시신호출력회로에 취득하는 것을 특징으로 하는 표시장치.a matrix circuit composed of a signal line of m columns and a scanning line of n rows, a pixel formed at a position corresponding to the intersection of the signal line and the scanning line, and a voltage circuit of a voltage input terminal and a voltage output terminal as a whole consisting of pixels of m columns x n rows And arranging at least m voltage switching circuits having control terminals, connecting the voltage output terminals of the voltage switching circuits to the signal lines, and connecting the voltage input terminals to K number (K). A display signal output circuit which independently connects to the image signal bus bar of 1) and acquires and outputs an image signal applied to the image signal bus bar at the timing of a control signal input to the control terminal; A display control circuit for generating a signal and a scanning circuit for linearly driving the matrix circuit, and before acquiring the image signal, all the control signals are set to one voltage level at substantially the same time, and then for a predetermined time tH. And the image signal is acquired to the display signal output circuit by sequentially changing to a different voltage level every time.
제4항 및 제6항에 있어서, 상기 화소는, 적어도 p-Si혹은 a-Si의 박막트랜지스터와 액정으로 구성된 것을 특징으로 하는 표시장치.The display device according to claim 4 or 6, wherein the pixel comprises at least a p-Si or a-Si thin film transistor and a liquid crystal.
제4항 및 제6항에 있어서, 상기 매트릭스회로와 상기 전압스위칭회로와 상기 표시신호출력회로와 상기 표시제어회로와 상기 주사회로를 동일기판위에 형성한 것을 특징으로 하는 표시장치.The display device according to claim 4 or 6, wherein the matrix circuit, the voltage switching circuit, the display signal output circuit, the display control circuit and the scanning circuit are formed on the same substrate.
제8항에 있어서, p-Si TFT로 회로를 구성한 것을 특징으로 하는 표시장치.The display device according to claim 8, wherein a circuit is formed of a p-Si TFT.
복수열의 신호선과, 상기 신호선에 교차하도록 형성된 주사선과, 상기 신호선과 상기 주사선과의 교차점에 대응하는 위치에 형성된 화소로 이루어진 매트릭스 회로를 사용해서 화상 표시하는 표시장치의 표시법에 있어서, 적어도 인접하는 2개의 신호선에 대응해서 형성된 화상 취득스위치를 거의 동시에 온하고, 상이한 타이밍에 의해서 오프하는 표시장치의 표시법.In the display method of the display apparatus which image-displays using the matrix circuit which consists of a signal line of a plurality of columns, the scanning line formed so that it may cross | intersect the said signal line, and the pixel formed in the position corresponding to the intersection of the said signal line and the said scanning line, At least 2 adjoining A display method of a display device in which an image acquisition switch formed corresponding to two signal lines is turned on at about the same time and turned off at different timings.
제10항에 있어서, 상기 신호선에 대응해서 형성된 모든화상 취득스위치를 거의 동시에 온하고, 상이한 타이밍에 의해서 오프하는 표시장치의 표시법.The display method according to claim 10, wherein all the image acquisition switches formed corresponding to the signal lines are turned on at almost the same time and turned off at different timings.
복수열의 신호선과, 상기 신호선에 교차하도록 형성된 주사선과, 상기 신호선과 상기 주사선과의 교차점에 대응하는 위치에 형성된 화소로 이루어진 매트릭스회로와, 상기 신호선에 대응해서 형성되고, 화상신호를취득하기 위한 스위치회로를 최소한 가지고, 상기 스위치 회로의 온동작시간은, 복수열내에서 순차 길어지는것을 특징으로 하는 표시 장치.A matrix circuit formed of a plurality of columns of signal lines, a scan line formed to intersect the signal line, a pixel formed at a position corresponding to the intersection of the signal line and the scan line, and a switch formed to correspond to the signal line, for acquiring an image signal A display device having at least a circuit, wherein an on-operation time of the switch circuit is lengthened sequentially in a plurality of columns.
복수열의 신호선과, 상기 신호선에 교차하도록 형성된 주사선과, 상기 신호선과 상기 주사선과의 교차점에 대응하는 위치에 형성된 화소로 이루어진 매트릭스회로와, 상기 신호선에 대응해서 형성되고 화소신호를 취득하기 위한 스위치회로를 최소한 가지고, 상기 스위치회로의 제어신호는 클로크신호의 타이밍으로, 다른쪽의 레벨로 떨어지는 신호파형을 가진 것을 특징으로 하는 표시장치.A matrix circuit comprising a plurality of columns of signal lines, scanning lines formed to intersect the signal lines, pixels formed at positions corresponding to intersections of the signal lines and the scanning lines, and switch circuits formed corresponding to the signal lines and acquiring pixel signals. And the control signal of the switch circuit has a signal waveform falling to the other level at the timing of the clock signal.
복수열의 신호선과, 상기 신호선에 교차하도록 형성된 주사선과, 상기 신호선과 상기 주사선과의 교차점에 대응하는 위치에 형성된 화소로 이루어진 매트릭스회로와, 상기 신호선에 대응해서 형성되고, 화상신호를 취득하기 위한 스위치회로를 적어도 가지고, 상기 스위치 회로의 온오프 동작이 발생하는 타이밍의 회수가 시프트레지스터를 가진 경우의 타이밍 회수보다 적은 것을 특징으로 하는 표시장치.A matrix circuit formed of a plurality of columns of signal lines, scanning lines formed to intersect the signal lines, pixels formed at positions corresponding to intersections of the signal lines and the scanning lines, and switches corresponding to the signal lines, for obtaining image signals A display device having at least a circuit, wherein the number of timings at which an on-off operation of the switch circuit occurs is less than the number of timings when the shift register is provided.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.