KR900009576Y1 - High voltage stabilization circuit - Google Patents

High voltage stabilization circuit Download PDF

Info

Publication number
KR900009576Y1
KR900009576Y1 KR2019860020872U KR860020872U KR900009576Y1 KR 900009576 Y1 KR900009576 Y1 KR 900009576Y1 KR 2019860020872 U KR2019860020872 U KR 2019860020872U KR 860020872 U KR860020872 U KR 860020872U KR 900009576 Y1 KR900009576 Y1 KR 900009576Y1
Authority
KR
South Korea
Prior art keywords
transistor
terminal
resistor
emitter
high voltage
Prior art date
Application number
KR2019860020872U
Other languages
Korean (ko)
Other versions
KR880014021U (en
Inventor
강유형
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019860020872U priority Critical patent/KR900009576Y1/en
Publication of KR880014021U publication Critical patent/KR880014021U/en
Application granted granted Critical
Publication of KR900009576Y1 publication Critical patent/KR900009576Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/19—Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/42—Flyback transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.No content.

Description

TV의 고압 정격 안정회로High Voltage Rated Stable Circuit of TV

제 1 도는 본 고안의 고압정격 안정회로도.1 is a high voltage rating stable circuit diagram of the present invention.

제 2 도는 (a) 내지 (f)는 본 고안에서의 설명을 위한 신호 파형도.Figure 2 (a) to (f) is a signal waveform diagram for explanation in the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

FBT : 플라이백트랜스 R1∼R11: 저항FBT: flyback transformer R 1 to R1 1 : resistance

C1∼C6: 콘덴서 TR1∼TR6: 트랜지스터C 1 to C 6 : capacitors TR 1 to TR 6 : transistors

ZD : 제너다이오드 VR : 가변저항ZD: Zener Diode VR: Variable Resistor

D1∼D2: 다이오드D 1- D 2 : Diode

본 고안은 TV 수상기에 고압 발생 회로에 관한 것으로, 특히 고압발생 회로가 높은 주파수에서도 고압 변동이 없는 양호한 고압을 발생시킬 수 있도록 한 TV의 고압 정격 안정회로에 관한 것이다.The present invention relates to a high voltage generating circuit in a TV receiver, and more particularly, to a high voltage rated stable circuit of a TV such that the high voltage generating circuit can generate a good high voltage without fluctuation of high voltage even at a high frequency.

종래의 TV 수상기에 사용되고 있는 고압발생 회로는 수평 편향 회로의 플라이백트랜스 포모펄스를 송압 정류해서 고전압을 발생하는 것도 있지만 출력 임피던스가 비교적 크기 위한 목적으로 비임전류로 고압출력 전압을 변동시킨다.The high voltage generation circuit used in the conventional TV receiver generates a high voltage by carrying out the rectification of the flyback transformer for pulse of the horizontal deflection circuit, but the high voltage output voltage is changed to the beam current for the purpose of the output impedance is relatively large.

그 결과 화면 진폭이 찌그러지는 현상이 일어나곤 했다.As a result, the screen amplitude was distorted.

때문에 고품위의 화면이 요구되는 모니터가 TV등에는 고압회로와 수평편향 회로를 분리하여 고압출력을 안정시킨 고압회로를 이용하고 있지만 휘도변화에 의하여 높은 주파수에서는 고압 변동이 생기게 되어 양호한 고압을 발생시킬 수 없는 결점이 있었다.Therefore, a monitor requiring high quality screen uses a high voltage circuit that stabilizes the high voltage output by separating the high voltage circuit and the horizontal deflection circuit, but the high voltage fluctuation can occur at high frequencies due to the change in brightness, which can generate a good high voltage. There was no flaw.

본 고안은 상기와 같은 결점을 해결하기 위하여 고압발생 회로에서 발생되는 비임전류를 검출해 일정하게 보정하고 휘도변화는 궤환시켜 보정함으로써 높은 주파수에서도 고압변동 없이 양호한 고압을 발생시킬 수 있게 한 것으로 이하 첨부된 도면에 의하여 본 고안을 상세히 설명하면 다음과 같다.In order to solve the above drawbacks, the present invention detects beam current generated from high voltage generating circuit and corrects it constantly, and changes luminance by feedback, so that good high pressure can be generated even at high frequency without high voltage fluctuation. Referring to the present invention in detail by the drawings as follows.

통상의 고압발생 회로에 있어서 플라이백트랜스(FBT)의 2차측 단자(a)는 다이오드 (D1) 및 저항(R5)(R6)을 통하여 씨알티(CRT)에 연결하고 플라이백트랜스(FBT)의 2차측단자(b)는 콘덴서(C5)와 저항(R8)을 통하여 트랜지스터(TR5)의 베이스단자에 연결하며 트랜지스터(TR5)의 에미터 단자는 저항(R10)을 통하여 전원전압단자(B+)에 연결하고 트랜지스터(TR5)의 콜렉터 단자는 트랜지스터(TR6)의 베이스 단자와 저항(R9), (R7)를 통하여 트랜지스터(TR5)의 베이스 단자에 연결하며 트랜지스터(TR6)의 콜렉터 단자는 전원전압단자(B+)에 연결하고 트랜지스터(TR6)의 에미터 단자는 저항(R11)을 통하여 트랜지스터(TR6)의 베이스 단자에 연결하는 한편 상기 플라이백트랜스(FBT)의 2차측 단자(a)는 다이오드(D1)와 저항(R5), 콘덴서(C1)를 통하여 트랜지스터(TR1)의 베이스 단자에 연결하고 트랜지스터(TR1)의 에미터 단자는 가변저항(VR)과 저항(R2)을 통하여 접지시킴과 동시에 트랜지스터(TR2)의 베이스단자에 연결하고 트랜지스터(TR1)의 콜렉터단자는 저항(R1), 제너다이오드(ZD), 콘덴서(C2)를 통하여 트랜지스터(TR2)의 에미터 단자에 연결하며 트랜지스터(TR2)의 콜렉터 단자는 저항(R3)을 통하여 트랜지스터(TR3)의 베이스 단자와 저항(R4)를 통하여 트랜지스터(TR3)의 콜렉터 단자에 연결하며 트랜지스터(TR3)의 에미터 단자는 콘덴서(C3)를 통하여 플라이백트랜스(FBT)의 1차측 단자(a')에 연결하고 트랜지스터(TR4)의 베이스 단자는 상기 트랜지스터(TR3)의 베이스 단자와 콘덴서(C6)를 통해 상기 트랜지스터(TR6)의 에미터 단자에 연결하고 트랜지스터(TR4)의 에미터 단자는 다이오드(D2), 콘덴서(C4)를 통하여 플라이백트랜스(FBT)의 1차측단자(B+)에 연결하여서 구성된 것이다.In a typical high voltage generation circuit, the secondary terminal (a) of the flyback transformer (FBT) is connected to the CRT through the diode (D 1 ) and the resistor (R 5 ) (R 6 ) and the flyback transformer ( The secondary side terminal (b) of the FBT is connected to the base terminal of the transistor TR 5 through the capacitor C 5 and the resistor R 8 , and the emitter terminal of the transistor TR 5 connects the resistor R 10 . To the power supply voltage terminal (B + ), and the collector terminal of transistor (TR 5 ) is connected to the base terminal of transistor (TR 6 ) and the base terminal of transistor (TR 5 ) through resistors (R 9 ) and (R 7 ). connection and the collector terminal of the transistor (TR 6) is connecting to a power supply voltage terminal (B +) and the emitter terminal of the transistor (TR 6) is connected to the base terminal of the transistor (TR 6) through a resistor (R 11) while the The secondary terminal (a) of the flyback transformer (FBT) has a transistor (TR 1 ) through a diode (D 1 ), a resistor (R 5 ), and a capacitor (C 1 ). ), The emitter terminal is a variable resistor (VR) and a resistor (connected to the base terminal and the transistor (TR 1) of the ground Sikkim and at the same time the transistor (TR 2) through R 2) of the connection to the base terminal and the transistor (TR 1) of The collector terminal of is connected to the emitter terminal of transistor (TR 2 ) through resistor (R 1 ), zener diode (ZD), condenser (C 2 ) and the collector terminal of transistor (TR 2 ) connects resistor (R 3 ). via through the base terminal and the resistor (R 4) of the transistor (TR 3) connected to a collector terminal of the transistor (TR 3) and the emitter terminal of the transistor (TR 3) is a flyback via a capacitor (C 3) transformer (FBT Is connected to the primary terminal (a ') of the transistor and the base terminal of the transistor TR 4 is connected to the emitter terminal of the transistor TR 6 through the base terminal of the transistor TR 3 and the capacitor C 6 . The emitter terminals of transistor (TR 4 ) are diode (D 2 ) and capacitor (C 4) It is configured by connecting to the primary terminal (B +) of the flyback transformer (FBT) through.

상기와 같이 구성된 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the devised as described above is as follows.

먼저 플라이백트랜스(FBT)에 전원이 인가되면 플라이백트랜스(FBT)의 2차측에 유기된 전압은 다이오드(D1), 저항(R5), (R6)을 통하여 씨알티(CRT)에 인가되는데 이때 씨알티(CRT)에 인가되는 전압은 저항(R5), (R6)에 의하여 검출되어 트랜지스터(TR1)의 베이스 단자에 인가된다.First, when power is applied to the flyback transformer (FBT), the voltage induced on the secondary side of the flyback transformer (FBT) is transferred to the CRT through the diodes (D 1 ), resistors (R 5 ), and (R 6 ). In this case, the voltage applied to the CRT is detected by the resistors R 5 and R 6 and applied to the base terminal of the transistor TR 1 .

따라서 트랜지스터(TR1)는 온 되게 되므로 전원전압(B+)은 트랜지스터(TR5)의 콜렉터 및 에미터 단자와 가변저항(VR) 및 저항(R2)을 통하여 흐르게 된다.Therefore, since the transistor TR 1 is turned on, the power supply voltage B + flows through the collector and emitter terminals of the transistor TR 5 , the variable resistor VR and the resistor R 2 .

따라서 트랜지스터(TR2)에서는 가변저항(VR)에 의한 가변전압과 제너다이오드(ZD)에 의한 제너전압을 비교증폭하여 트랜지스터(TR3)의 베이스 단자에 인가시키게 되므로 트랜지스터(TR3)는 도통되어 전원전압(B+)은 트랜지스터(TR3)의 콜렉터 단자 및 에미터 단자를 통하여 플라이백트랜스(FBT)의 1차측(a')에 인가되고 이 전압은 플라이백트랜스(FBT)의 2차측에 인가되면서 제 2 도의 (a)에 도시한 바와 같은 비임전류를출력시켜 저항(R2)으로 흐르게 된다.Therefore, transistor (TR 2) in is the conduction because thereby applied to the base terminal of the variable voltage and the Zener diode transistor (TR 3) which amplifies comparing the zener voltage due to (ZD) by a variable resistor (VR) transistor (TR 3) The power supply voltage B + is applied to the primary side a 'of the flyback transformer FBT through the collector terminal and the emitter terminal of the transistor TR 3 , and this voltage is applied to the secondary side of the flyback transformer FBT. While being applied, a beam current as shown in FIG. 2A outputs and flows to the resistor R 2 .

이때 비임전류는 제 2 도의 (b)에 도시한 바와 같은 비임전류에 가까운 파형이 트랜지스터(TR5)의 베이스 단자에 인가되는데 이 인가 전압은 콘덴서(C5)에 의해 수평주기의 펄스성분을 제거된 상태로 인가되게 된다.At this time, the beam current is a waveform close to the beam current as shown in (b) of FIG. 2 is applied to the base terminal of the transistor TR 5 , and the applied voltage removes the pulse component of the horizontal period by the capacitor C 5 . To be applied in a closed state.

따라서 트랜지스터(TR5)는 온 되면서 인가되는 신호를 반전증폭 시킨 후 트랜지스터(TR6)의 베이스 단자에 인가시킨다.Accordingly, the transistor TR 5 is inverted and amplified and applied to the base terminal of the transistor TR 6 .

그러므로 트랜지스터(TR6)는 온되면서 임피던스 변환을 하여 결합 콘덴서(C6)를 통하여 트랜지스터(TR3), (TR4)의 베이스 단자에 인가되는데 이때 트랜지스터(TR3)의 베이스에 인가되는 파형은 결합 콘덴서(C1)에 의하여 제 2 도의 (c)에 도시한 바와 같은 파형과 제너다이오드(ZD)에 의한 제 2 도의 (d)에 도시한 파형이 인가되게 되므로 트랜지스터(TR3)의 베이스 단자에는 파형(c)과 파형(d)이 합성된 제 2 도의 (e)에 도시한 바와 같은 파형이 인가되므로 고압출력 전압은 제 2 도의 (f)에 도시한 바와 같이 충분히 보정된 파형으로 되면서 플라이백트랜스(FBT)의 1차측을 통하여 트랜지스터(TR4)로 흘러 나가게 되어 플라이백트랜스(FBT)의 2차측에는 충분히 보정된 파형 (제 2 도의 (f)이 씨알티(CRT))에 인가되게 된다.Therefore, the transistor TR 6 is turned on while the impedance is converted and applied to the base terminals of the transistors TR 3 and TR 4 through the coupling capacitor C 6 , where the waveform applied to the base of the transistor TR 3 is Since the waveform shown in FIG. 2C and the waveform shown in FIG. 2D by the zener diode ZD are applied by the coupling capacitor C 1 , the base terminal of the transistor TR 3 is applied. The waveform as shown in (e) of FIG. 2 in which waveforms (c) and (d) are combined is applied, so that the high voltage output voltage becomes a sufficiently corrected waveform as shown in (f) of FIG. It flows out to the transistor TR 4 through the primary side of the back transformer FBT so that a sufficiently corrected waveform (Fig. 2 (f) is applied to the CRT) on the secondary side of the flyback transformer FBT. do.

이상에서 설명한 바와 같이 본 고안은 고압 발생회로에서 발생되는 비임전류를 검출해 일정하게 보정하고 휘도 변화는 궤환시켜 보정함으로써 높은 주파수에서 고압 출력전압의 변동이 적고 찌그러짐의 정도가 적은 고압을 발생시킬 수 있어 고품위의 화면을 제공해 줄 수 있는 이점이 있다.As described above, the present invention detects the beam current generated in the high voltage generating circuit and corrects it uniformly, and the luminance change is fed back to correct the high voltage at a high frequency so that the variation of the high voltage output voltage is small and the degree of distortion is small. There is an advantage that can provide a high-quality screen.

Claims (1)

통상의 고압발생 회로에 있어서 플라이백트랜스(FBT)의 2차측 단자(a)는 다이오드(D1) 및 저항(R5)(R6)을 통하여 씨알티(CRT)에 연결하고 플라이백트랜스(FBT)의 2차측단자(b)는 콘덴서(C5)와 저항(R8)을 통하여 트랜지스터(TR5)의 베이스단자에 연결하며 트랜지스터(TR5)의 에미터 단자는 저항(R10)을 전원전압단자(B+)에 연결하고 트랜지스터(TR5)의 콜렉터 단자는 트랜지스터(TR6)의 베이스 단자와 저항(R9), (R7)을 통하여 트랜지스터(TR5)의 베이스단에 연결하며, 트랜지스터(TR6)의 콜렉터 단자는 전원전압(B+)에 그의 에미터 단자는 저항(R11)을 통하여 트랜지스터(TR6)의 에미터 단자는 저항(R11)을 통하여 트랜지스터(TR6)의 베이스 단자에 연결하고 상기 플라이백트랜스(FBT)의 2차측 단자(a)는 다이오드(D1)와 저항(R5), 콘덴서(C1)를 통하여 트랜지스터(TR1)의 베이스 단자에 연결하고 트랜지스터(TR1)의 에미터 단자는 가변저항(VR)과 저항을 통하여 접지시킴과 동시에 트랜지스터(TR2)의 베이스 단자에 연결하고 트랜지스터(TR1)의 콜렉터 단자는 저항(R1), 제너다이오드(ZD), 콘덴서(C2)를 통하여 트랜지스터(TR2)의 에미터 단자에 연결하고 상기 트랜지스터(TR2)의 콜렉터 단자는 저항(R3)을 통하여 트랜지스터(TR3)의 베이스 단자와 저항(R4)를 통하여 트랜지스터(TR3)의 콜렉터 단자에 연결하며 트랜지스터(TR3)의 에미터 단자는 콘덴서(C3)를 통하여 플라이백트랜스(FBT)의 1차측 단자(a')에 연결하고 트랜지스터(TR4)의 베이스 단자는 상기 트랜지스터(TR3)의 베이스 단자와 콘덴서(C6)를 통해 상기 트랜지스터(TR6)의 에미터 단자에 연결하고 트랜지스터(TR4)의 에미터 단자는 다이오드(D2), 콘덴서(C4)를 통하여 플라이백트랜스(FBT)의 1차측단자(b')에 연결하여 양호한 고압을 발생시키도록 함을 특징으로 하는 TV 의 고압정격 안정회로.In a typical high voltage generation circuit, the secondary terminal (a) of the flyback transformer (FBT) is connected to the CRT through a diode (D 1 ) and a resistor (R 5 ) (R 6 ) and the flyback transformer ( The secondary side terminal (b) of the FBT is connected to the base terminal of the transistor TR 5 through the capacitor C 5 and the resistor R 8 , and the emitter terminal of the transistor TR 5 connects the resistor R 10 . connected to a power supply voltage terminal (B +) and a collector terminal of the transistor (TR 5) is connected to the base of the transistor (TR 5) through the base terminal and the resistor (R 9), (R 7 ) of the transistor (TR 6) The collector terminal of transistor TR 6 is the power supply voltage B + and its emitter terminal is through resistor R 11 and the emitter terminal of transistor TR 6 is through resistor R 11 . 6 connected to the base terminal and the secondary terminal (a) of said flyback transformer (FBT) a) is via a diode (D 1) and resistor (R 5), a capacitor (C 1) bit Connected to the base terminal of the register (TR 1) and the emitter of the transistor (TR 1) terminals and simultaneously grounded through a variable resistor (VR) and a resistor connected to the base terminal of the transistor (TR 2) and a transistor (TR 1) The collector terminal of is connected to the emitter terminal of the transistor (TR 2 ) through the resistor (R 1 ), zener diode (ZD), condenser (C 2 ) and the collector terminal of the transistor (TR 2 ) is resistor (R 3 ). Is connected to the collector terminal of the transistor TR 3 through the base terminal of the transistor TR 3 and the resistor R 4 , and the emitter terminal of the transistor TR 3 is connected to the flyback transformer through the capacitor C 3 . Is connected to the primary terminal a 'of the FBT, and the base terminal of the transistor TR 4 is connected to the emitter terminal of the transistor TR 6 through the base terminal of the transistor TR 3 and the capacitor C 6 . The emitter terminals of transistor (TR 4 ) 2 ) A high voltage rating stabilization circuit of a TV, characterized in that to generate a good high pressure by connecting to the primary terminal (b ') of the flyback transformer (FBT) through a capacitor (C 4 ).
KR2019860020872U 1986-12-23 1986-12-23 High voltage stabilization circuit KR900009576Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860020872U KR900009576Y1 (en) 1986-12-23 1986-12-23 High voltage stabilization circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860020872U KR900009576Y1 (en) 1986-12-23 1986-12-23 High voltage stabilization circuit

Publications (2)

Publication Number Publication Date
KR880014021U KR880014021U (en) 1988-08-31
KR900009576Y1 true KR900009576Y1 (en) 1990-10-15

Family

ID=19258230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860020872U KR900009576Y1 (en) 1986-12-23 1986-12-23 High voltage stabilization circuit

Country Status (1)

Country Link
KR (1) KR900009576Y1 (en)

Also Published As

Publication number Publication date
KR880014021U (en) 1988-08-31

Similar Documents

Publication Publication Date Title
US4588929A (en) Power supply and deflection circuit providing multiple scan rates
US4536684A (en) Multiple scan rate deflection circuit incorporating scan compensation
KR900009576Y1 (en) High voltage stabilization circuit
JPH029504B2 (en)
US4425533A (en) Generator for producing a d.c. supply voltage in a television receiver comprising a vertical scanning circuit
US4187451A (en) Color picture display device with a circuit for generating a screen grid voltage
JPH01302967A (en) High voltage stabilization circuit
KR970031777A (en) Screen width correction circuit
EP0455146B1 (en) Parabolic voltage generating circuit
US3980927A (en) Deflection circuit
US3715621A (en) Transistor deflection circuits utilizing a class b, push-pull output stage
JPH02306771A (en) Voltage generating circuit for adjusting dynamic focus
KR0138370B1 (en) Horizontal blanking signal compensation
KR0138365B1 (en) Output circuit
KR100218823B1 (en) Raster distortion correction circuit
KR910005876Y1 (en) Automatic horizontal amplitude control circuit
KR950011306B1 (en) Focus circuit of tv
KR20010080642A (en) Dynamic s-correction
KR930007237Y1 (en) Output voltage control circuit for monitor
KR900008166Y1 (en) Focusing tube for brown tube
KR19980027703A (en) Horizontal return time adjustment pulse generation circuit of display device
US3497615A (en) Television vertical oscillator and blanking circuit
JPH0326709Y2 (en)
KR940003043Y1 (en) Focus circuit for monitor
KR920002648Y1 (en) Dynamic focus circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee