KR900009183Y1 - Generating circuitry for emission of led - Google Patents
Generating circuitry for emission of led Download PDFInfo
- Publication number
- KR900009183Y1 KR900009183Y1 KR2019870024362U KR870024362U KR900009183Y1 KR 900009183 Y1 KR900009183 Y1 KR 900009183Y1 KR 2019870024362 U KR2019870024362 U KR 2019870024362U KR 870024362 U KR870024362 U KR 870024362U KR 900009183 Y1 KR900009183 Y1 KR 900009183Y1
- Authority
- KR
- South Korea
- Prior art keywords
- nand gate
- signal
- led
- receiving
- gate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안에 따라 제1실시예에 적용한 회로도.1 is a circuit diagram applied to the first embodiment according to the present invention.
제 2 도는 본 고안에 따라 제2실시예에 적용한 회로도이다.2 is a circuit diagram applied to the second embodiment according to the present invention.
본 고안은 밴드 표시를 위한 LED점멸로 발진회로에 관한 것으로, 특히 TV밴드에 적용한 LED전멸용 발진회로에 관한 것이다.The present invention relates to an oscillation circuit with LED flicker for band display, and more particularly, to an oscillation circuit for LED extinction applied to a TV band.
종래 기술에서 TV이거나 오디오의 방송국 채널에 대한 벨드를 선정함에 있어서 사용자가 감각에 의존하여 화상이나 음성이 명료하게 될 때 비로서 채널 선국을 한 것으로 결정지었던 것이다.In the prior art, when selecting a belt for a TV or audio broadcasting channel, it was decided that the channel was tuned when the user became clear when the image or sound became clear depending on the senses.
이러한 방식에 의하여서는 사용자의 숙련도를 요하는 방법이고 종종 사용자는 채널선국을 하였다하나 흐릿한 화면이나, 잡음이 있는 음성을 듣고도 그것이 잘못된 오동조에 의한 것을 깨닫지 못하거나 미동조의 필요성을 느끼지 못하고 그대로 지나치게 되었던 것이다.In this way, it is a method that requires the user's skill, and often the user has tuned the channel, but even if he / she hears a blurry picture or a noiseed voice, it does not realize that it is due to a wrong misalignment or does not feel the necessity of unsynchronization. .
이에 본 고안은 미숙련된 자라도 채널선국시 LED를 점멸시키도록 하므로 정확한 동조시점을 용이하게 찾아낼 수 있도록 하는 LED점멸용 발진회로 제공하는 것을 그 목적으로 한다.Therefore, the present invention is to provide an LED flashing oscillator circuit that makes it easy to find the exact tuning point, so that even inexperienced person to blink the LED when channel tuning.
이를 위하여 본 고안은 음성차단(Mute) 신호 및 튜너의 동조인식단의 신호를 이용하도록 전원 스위치에 연결되어 동조상태를 판단하여 모우드시 LED를 오프로 하고 조정시 LED를 점멸시키며, 점동조시에는 LED를 점등하도록 구성되어 있다.To this end, the present invention is connected to the power switch to use the mute signal and the tuner recognition signal of the tuner to determine the tuning state to turn off the LED during the mode and to flash the LED when adjusting, It is configured to light LED.
본 고안을 첨부도면에 의하여 기술하면 다음과 같다.Referring to the present invention by the accompanying drawings as follows.
제 1 도는 본 고안의 제1실시예에 적용한 것으로, 리모콘의 전압합성기를 그 실예로하고 있다.1 is applied to the first embodiment of the present invention, the voltage synthesizer of the remote control as an example.
도면에 도시와 같이 리모콘을 이용할 경우 리모콘(10)이 키이 매트릭스(11)에 접속되고 동조전압단(VL), (Vr1), (U)을 구비한 마이크로 프로세서(12)와 프레 접속된 선국 채널프로그램 번호표시장치(B)들로 구성되므로 동조전압단(VL), (Vr1), (U)에 저항(R3), (R4), (R5)와 이 저항들을 베이스 및 (Q)를 경유하여 TV등의 튜너(4)의 동조전압단(VL), (VH) 및 (U)에 인가되는 동조전압신호와 리모콘(12)의 프로그램 노말단자에 접속되는 프로그램 스위치(SW1) 신호를 이용한다.When using a remote controller as shown in the figure, the remote control unit 10 is connected to the key matrix 11, and a tuning channel connected to the microprocessor 12 having the tuning voltage terminals VL, Vr1, and U. It consists of program number display devices (B), so that the resistors (R3), (R4), (R5) and these resistors are connected to the tuning voltage terminals (VL), (Vr1) and (U) through the base and (Q). A tuning voltage signal applied to the tuning voltage terminals VL, VH and U of the tuner 4 such as a TV and a program switch SW1 signal connected to the program normal terminal of the remote controller 12 are used.
또 음성 차단회로(도시않됨)로 부터의 차단신호와 동조전압 검출신호를 이용한다.Also, a cutoff signal from a voice cutoff circuit (not shown) and a tuning voltage detection signal are used.
그러므로 본 고안의 LED 점멸 발진회로를 다음과 같이 구성된다.Therefore, the LED flashing oscillation circuit of the present invention is configured as follows.
동조전압단(VL), (VH), (U)의 라인에는 LED(D1), (D2), (D3)가 개별적으로 접속된다.LEDs D1, D2, and D3 are individually connected to the lines of the tuning voltage terminals VL, VH, and U.
이 LED(D1), (D2), (D3)는 저항(R1)에 그들의 애노드가 공통접속되고 그의 구동트랜지스터(Q1)의 에미터에 연결된다.These LEDs D1, D2, and D3 have their anodes commonly connected to the resistor R1 and are connected to the emitter of its driving transistor Q1.
트랜지스터(Q1)는 그의 베이스에 저항(R2)을 접속시킨 상태에서 NAND게이트(Q3)의 일측단자에 접속된다.The transistor Q1 is connected to one terminal of the NAND gate Q3 with the resistor R2 connected to its base.
이 일측단자에는 NAND게이트(Q3)의 출력단자 사이에 캐패시터(G)와 저항(Rt)으로 이루어지는 발진시정수를 갖는 부궤한 회로가 되므로 NAND게이트(G3)는 발진기능을 갖게 된다.The NAND gate G3 has an oscillation function because the terminal has a negative circuit having an oscillation time constant composed of a capacitor G and a resistor Rt between the output terminals of the NAND gate Q3.
또 이 NAND게이트(G3)의 타측단자는 동조전압 검출회 신호가 NOT게이트 (G4)를 경유한 신호를 수신한다.The other terminal of the NAND gate G3 receives a signal whose tuning voltage detection time signal passes through the NOT gate G4.
프로그램 스위치(SW1) 신호는 NAND게이트(G2)에 입력된다.The program switch SW1 signal is input to the NAND gate G2.
음성차단신호는 NAND게이트(G1)에 접속되고, 이 NAND게이트(G1)의 타측단자는 NAND게이트(G3)의 출력단에 접속된다.The audio cutoff signal is connected to the NAND gate G1, and the other terminal of the NAND gate G1 is connected to the output terminal of the NAND gate G3.
NAND게이트(G1)의 출력은 NAND게이트(G2)에 인가되며, NAND게이트(G2)의 출력은 저항(R2)을 경유하여 트랜지스터(Q1)의 베이스에 인가한다.The output of the NAND gate G1 is applied to the NAND gate G2, and the output of the NAND gate G2 is applied to the base of the transistor Q1 via the resistor R2.
이와같은 구성에 의하여 프로그램 스위치(SW1)가 노말모드에 있게되면, 동조전압검출 신호는 저레벨 되므로 NCT게이트(G4)의 출력 고레벨로되어 NAND게이트(G3)에 인가한다.When the program switch SW1 is in the normal mode by such a configuration, the tuning voltage detection signal becomes low level, so that the output high level of the NCT gate G4 is applied to the NAND gate G3.
NAND게이트(G3)는 저레벨을 NAND게이트(G1)에 인가한다.The NAND gate G3 applies a low level to the NAND gate G1.
이때 NAND게이트(G1)는 음성차단 신호가 걸리지 않은 상태이므로 고레벨을 출력하여 NAND게이트(G2) 스위치(SW1)로 부터 저레벨의 신호가 인가된 상태이므로 고레벨의 신호를 출력하여 트랜지스터(Q1)에 인가한다.At this time, since the NAND gate G1 does not receive the voice interrupt signal, a high level is output and a low level signal is applied from the NAND gate G2 switch SW1. Therefore, a high level signal is output and applied to the transistor Q1. do.
트랜지스터(Q1)는 오프상태로 되고 밴드표시용 LED(D1-D3)를 점등시키지 못한다.The transistor Q1 is turned off and does not light up the band display LEDs D1-D3.
프로그램 스위치(SW1)가 프로그램 모우드 위치에 있게될 경우 동조전압검출 신호가 있게 되고 NOT게이트(G4)를 경유하여서는 NAND게이트(G3)에 고레벨을 인가한다.When the program switch SW1 is in the program mode position, there is a tuning voltage detection signal and a high level is applied to the NAND gate G3 via the NOT gate G4.
NAND게이트(G3)는 저레벨의 신호를 출력한다.The NAND gate G3 outputs a low level signal.
한편 이 경우 음성차단신호가 있게되어 NAND게이트(G1)에 고레벨을 인가하게 되므로, NAND게이트(G2)에 고레벨을 인가한다.In this case, since the voice blocking signal is present, the high level is applied to the NAND gate G1. Therefore, the high level is applied to the NAND gate G2.
NAND게이트(G2)를 타측단자에 고레벨의 신호를 수신하므로 저레벨신호를 출력한다.The NAND gate G2 receives a high level signal at the other terminal and outputs a low level signal.
이 신호를 트랜지스터(Q1)를 온으로 하게되어 LED(D1-D3)를 점등하나, NAND게이트(G3)가 고레벨을 출력하게 하고 다시 NAND게이트(G3)가 수신하게 되므로, 그의 출력을 저레벨로 한다.This signal turns on the transistor Q1 to turn on the LEDs D1-D3, but causes the NAND gate G3 to output a high level and the NAND gate G3 receives it again, thus bringing its output to a low level. .
그러므로 NAND게이트(G2)는 저레벨을 출력하여 트랜지스터(G1)에 인가한다.Therefore, the NAND gate G2 outputs a low level and applies it to the transistor G1.
따라서 이때는 트랜지스터(Q1)를 오프하게 되어 LED(D1-D3)를 소등하게 되는데, 점등과 소등사이의 기간 간격은 NAND게이트(G2)의 출력이 고레벨일때 저항(Rt)과 캐패시터(G)을 경유하여 전류가 흐르게하여 발진되는 발진 시정수(RC)값에 의하여 정해진다.Therefore, at this time, the transistor Q1 is turned off to turn off the LEDs D1 to D3. The period between the lighting and the extinguishing is turned on through the resistor Rt and the capacitor G when the output of the NAND gate G2 is at a high level. It is determined by the oscillation time constant (RC) value that is oscillated by flowing current.
그러나 이 경우 NAND게이트(G3)의 궤환 라인이와의 접속단에 저레벨이 인가되면 NAND게이트(G3)는 고레벨을 출력하고 발진을 멈추게 된다.However, in this case, when a low level is applied to the connection line with the feedback line of the NAND gate G3, the NAND gate G3 outputs a high level and stops oscillation.
이러한 프로그램 스위치(SW1)의 조작상태에서 최량의 화면을 수상할 때는 음성차단 회로로부터의 신호는 없게된다.When receiving the best screen in the operation state of the program switch SW1, there is no signal from the audio cutoff circuit.
그러므로 NAND게이트(G1)는 고레벨을 출력하여 NAND게이트(5)에 인가하게 되고 프로그램 스위치(SW1)로 부터는 고레벨의 출력되므로 NAND게이트(5)는 저레벨을 출력하여 트랜지스터(Q1)를 구동시키고 LED(D1-D3)를 점등한다.Therefore, the NAND gate G1 outputs a high level and is applied to the NAND gate 5, and the NAND gate 5 outputs a low level to drive the transistor Q1 by outputting a low level. D1-D3) lights up.
또 한편으로는 NAND게이트(G2) 출력은 NAND게이트(G2)에 인가되므로 NAND게이트(G3)는 고레벨을 NAND게이트(G1)에 인가하게 되지만 NAND게이트(G3)는 이때 NAND게이트(G7)는 동조전압단의 동조시 고레벨의 신호가 NOT게이트(G4)를 경유하여, 저레벨의 신호를 NAND게이트(G7)는 저레벨을 출력하는 상태로 유지되어, 계속하여 트랜지스터(Q2)를 온으로 하고 LED(D1-D3)를 점등상태로 한다.On the other hand, since the NAND gate G2 output is applied to the NAND gate G2, the NAND gate G3 applies the high level to the NAND gate G1, but the NAND gate G3 is at this time the NAND gate G7 is synchronized. When the voltage stage is tuned, the high level signal is maintained at the low level signal via the NOT gate G4, and the NAND gate G7 outputs the low level, and the transistor Q2 is subsequently turned on to turn on the LED D1. -D3) is turned on.
결론적으로 스위치(SW1)의 노말모우드시에는 LED가 오프로되고 프로그램의 조정중에는 LED가 점멸되고 프로그램중 최량화면의 수상시에는 LED가 점등상태로 되므로 조정자는 튜너 동조를 확인할 수 있다.As a result, the LED is turned off during normal mode of the switch SW1, the LED blinks during the program adjustment, and the LED turns on when the best screen is received during the program, so that the controller can check the tuner tuning.
제 2 도의 제2실시예는 본 고안을 푸쉬버튼 스위치에 적용한 실예로서 본 고안의 작동은 제1실시예와 동일하다.The second embodiment of FIG. 2 is an example in which the present invention is applied to a pushbutton switch, and the operation of the present invention is the same as the first embodiment.
다만 제1실시예에서는 프로그램 스위치(SW1)들의 신호를 사용하였으나, 본 실시예에서는 AFT스위치(SW1)를 사용하고 있다.In the first embodiment, the signals of the program switches SW1 are used, but in the present embodiment, the AFT switch SW1 is used.
튜너(14)의 동조전압단(VL), (VH) 및 (U)에는 개별적으로 푸쉬 또는 소프트 스위치(D1-D7)가 접속된다.Push or soft switches D1-D7 are individually connected to the tuning voltage terminals VL, VH, and U of the tuner 14.
또 튜너(4)의 동조전압 점출단(VT)은 다이오드(DX..Dxn)와 가변저항(VR1...VR7)을 개별적으로 구비한 푸쉬스위치(D1-D3)에 접속된다.The tuning voltage point VT of the tuner 4 is connected to the push switches D1-D3 having the diodes DX..Dxn and the variable resistors VR1.
한편 이 푸쉬 스위치(P1-Pn)들은 각기 LED(DC1-Cn)을 가지므로 전원(VCC1)이 인가되고, 또 가변저항 측에 전원(VCC2)이 인가되도록 구성되어 있다.On the other hand, since each of the push switches P1-Pn has LEDs DC1-Cn, the power supply VCC1 is applied and the power supply VCC2 is applied to the variable resistor side.
그러므로 본 실시예는 LED(D1-D3)들이 튜너(14)의 동조전압단(VL), (VH) 및 (U)에 접속되고 있는 점이 제1실시예와 다르다.Therefore, the present embodiment differs from the first embodiment in that the LEDs D1-D3 are connected to the tuning voltage terminals VL, VH, and U of the tuner 14.
이외에 모든 구성은 제1실시예와 동일하고 그 동작관계도 동일하므로 그 설명은 생략된다.All other configurations are the same as those in the first embodiment, and their operation relationships are also the same, so the description is omitted.
이와같이 본 고안 TV채널등의 동조시 LED를 점등시키므로 가시적으로 정확한 동조를 유도하도록 한다.In this way, the LED is turned on during the tuning of the TV channel of the present invention to visually induce accurate tuning.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870024362U KR900009183Y1 (en) | 1987-12-31 | 1987-12-31 | Generating circuitry for emission of led |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870024362U KR900009183Y1 (en) | 1987-12-31 | 1987-12-31 | Generating circuitry for emission of led |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890015075U KR890015075U (en) | 1989-08-11 |
KR900009183Y1 true KR900009183Y1 (en) | 1990-10-06 |
Family
ID=19271250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019870024362U KR900009183Y1 (en) | 1987-12-31 | 1987-12-31 | Generating circuitry for emission of led |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900009183Y1 (en) |
-
1987
- 1987-12-31 KR KR2019870024362U patent/KR900009183Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890015075U (en) | 1989-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4574276A (en) | Indicating system | |
KR880008524A (en) | Station | |
US4139865A (en) | Television receiver with video changeover switch responsive to channel selector | |
KR900009183Y1 (en) | Generating circuitry for emission of led | |
EP0343553B1 (en) | Low voltage-controlled, stand-by electronic circuit with delayed switch off | |
KR800002011Y1 (en) | Electric machinery and tools with clock | |
KR900004877Y1 (en) | Automatic changing circuit for multi sound mode | |
JPH104213A (en) | Luminance adjusting device for light-emitting device | |
KR950014017B1 (en) | High input & midd-freq bandwidth switching circuit | |
JPH06236225A (en) | Electronic equipment | |
KR930005230Y1 (en) | Electronic volume adjusting indicator | |
KR970005704Y1 (en) | On/off circuits of tv main power | |
KR890002096Y1 (en) | Power on-off arrangement | |
KR900002148Y1 (en) | Tunning display for television | |
KR850001125B1 (en) | Tv tunner bend charging circuit | |
KR960008187B1 (en) | Brightness control apparatus of image output apparatus | |
KR890003239B1 (en) | Automatic brightness and volume control circuit for tv | |
KR910001585Y1 (en) | Mute expanding circuit | |
KR910009150Y1 (en) | Double lighting control circuit | |
KR930004547Y1 (en) | Text mode apparatus of color monitor | |
KR910007416Y1 (en) | Tv/vtr switching circuit | |
KR910000104Y1 (en) | Switching circuit for tv and a/v | |
JPH0519758B2 (en) | ||
JPS5936024Y2 (en) | Channel selection device | |
JP2752103B2 (en) | Reception display circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |