KR900006414Y1 - Back board assembly testing system - Google Patents

Back board assembly testing system Download PDF

Info

Publication number
KR900006414Y1
KR900006414Y1 KR2019870014910U KR870014910U KR900006414Y1 KR 900006414 Y1 KR900006414 Y1 KR 900006414Y1 KR 2019870014910 U KR2019870014910 U KR 2019870014910U KR 870014910 U KR870014910 U KR 870014910U KR 900006414 Y1 KR900006414 Y1 KR 900006414Y1
Authority
KR
South Korea
Prior art keywords
signal
main controller
circuit
inverter
transmitting
Prior art date
Application number
KR2019870014910U
Other languages
Korean (ko)
Other versions
KR890007864U (en
Inventor
이재홍
오승진
박창진
Original Assignee
동양전자통신 주식회사
이영만
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동양전자통신 주식회사, 이영만 filed Critical 동양전자통신 주식회사
Priority to KR2019870014910U priority Critical patent/KR900006414Y1/en
Publication of KR890007864U publication Critical patent/KR890007864U/en
Application granted granted Critical
Publication of KR900006414Y1 publication Critical patent/KR900006414Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/26—Arrangements for supervision, monitoring or testing with means for applying test signals or for measuring
    • H04M3/28—Automatic routine testing ; Fault testing; Installation testing; Test methods, test equipment or test arrangements therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q1/00—Details of selecting apparatus or arrangements
    • H04Q1/18—Electrical details
    • H04Q1/20—Testing circuits or apparatus; Circuits or apparatus for detecting, indicating, or signalling faults or troubles
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2203/00—Aspects of automatic or semi-automatic exchanges
    • H04M2203/05—Aspects of automatic or semi-automatic exchanges related to OAM&P

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음.No content.

Description

백보드 어셈블리 검사장치의 크로스 포인트 제어회로Cross Point Control Circuit of Back Board Assembly Inspection System

제1도는 본 고안이 적용되는 백보드 어셈블리 검사장치의 블록 구성도.1 is a block diagram of a backboard assembly inspection apparatus to which the present invention is applied.

제2도는 본 고안의 크로스 포인트 콘트롤러의 상세 회로도.2 is a detailed circuit diagram of a cross point controller of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

IC1: 양방향 버퍼 IC2,IC3: 래치회로IC 1 : Bidirectional buffer IC 2 , IC 3 : Latch circuit

IC4: 쉬프트 레지스터 IC8,IC9: 카운터IC 4 : Shift register IC 8 , IC 9 : Counter

IC10: 발진회로 IC11,IC12: 스위칭회로IC 10 : oscillation circuit IC 11 , IC 12 : switching circuit

IC14: 직류-교류 콘버터IC 14 : DC-AC Converter

본 고안은 백보드 어셈블리 검사장치의 크로스 포인트 제어회로에 관한 것으로, 특히 TDX(Time Division Exchange) 교환기등에 사용하는 백보드(Back Board) 어셈블리의 각 단자들을 순차적으로 연결하면서 직류신호를 송신측에서 수신측으로 회류시켜 두 단자간의 연결상태가 단락상태인지 개방상태인지를 체크하고, 단락상태일 경우에는 교류신호의 인가로 신호 간섭에 의한 누화(Cross talk)를 체크하여 각 단자간의 연결상태를 빠른시간에 정확하게 체크할 수 있도록한 백보드 어셈블리 검사장치의 크로스 포인트 제어회로에 관한 것이다.The present invention relates to a cross-point control circuit of a backboard assembly inspection device, and in particular, direct connects the terminals of a backboard assembly used for a TDX (Time Division Exchange) switch, etc., while returning a direct current signal from a transmitting side to a receiving side. Check whether the connection status between two terminals is short or open, and in the case of short circuit, check the cross talk due to signal interference by applying AC signal and check the connection status between each terminal quickly and accurately. It relates to a cross-point control circuit of the backboard assembly inspection device to enable.

최근 각종 시스템의 회로 구성이 복잡해짐에 따라 회로팩이나 백보드, 케이블 등과 같은 하드웨어의 제조상태를 제조 과정에서 시험하는 시험장비가 각 고정마다 필요하게 되었다.Recently, as the circuit configuration of various systems is complicated, test equipment for testing the manufacturing state of hardware such as a circuit pack, a back board, a cable, and the like is required for each fixing.

특히 회로팩사이를 연결시켜 주는 백보드는 다층 기판으로 구성되어 복잡하고 조밀한 패턴(pattern)으로 구성되었으므로 각 단자간의 연결상태를 육안으로 검사하기가 극히 어려운 문제점이 있었다.In particular, the back board connecting the circuit packs is composed of a multi-layered board, which is composed of a complex and dense pattern, which makes it extremely difficult to visually check the connection state between the terminals.

또한 다수의 핀을 구비하였으므로 테스터등의 계기로 검사하여 백보드 어셈블리가 정상인지, 불량인지를 구별하는 데에는 시간이 너무 소요되고, 특정부위만을 검사하면서 체크할수도 없는 상태이므로 제조오류시 불량품인 백보드 어셈블리 TDX 교환기등에 연결한 상태에서 시스템을 동작시키면 시스템의 고장을 유발하게되고, 전체의 기능에 막대한 영향을 주게 문제점이 있었다.In addition, since it is equipped with a large number of pins, it takes too much time to distinguish whether the backboard assembly is normal or bad by inspecting it with a tester or the like. Operating the system while connected to a TDX exchanger, etc. causes a system failure and has a problem that greatly affects the overall function.

본 고안은 상기와 같은 종래의 문제점을 해결하기 위하여, 백보드 어셈블리의 각 핀을 검사장치의 송신측과 수신측에 연결하되 1번 핀을 기준으로 다른핀들을 연결하고 다시 2번핀을 기준으로 다른핀들과 연결하는 방)으로 순차적으로 연결하면서 직류신호를 회류시켜 단자간의 연결상태를 체크하고, 단락상태일 때만 교류신호를 인가하여 신호간섭에 의한 누화를 체크하는 한편, 이때의 단자간의 연결시간이나 신호의 송, 수신시간을 카운터에서 일정하게 조절하여 백보드 어셈블리의 선로 체크가 빨리 정확하게 행하여지도록 안출한 것으로, 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.The present invention, in order to solve the conventional problems as described above, connecting each pin of the backboard assembly to the transmitting side and the receiving side of the inspection apparatus, but connecting the other pins based on pin 1 and the other pins based on pin 2 again While connecting in order, check the connection status between terminals by circulating DC signal, and apply the AC signal only when it is short-circuit to check for crosstalk due to signal interference. By adjusting the transmission and reception times at a counter constant, the line check of the backboard assembly is designed to be performed quickly and accurately, which will be described in detail with reference to the accompanying drawings.

제1도는 본 고안이 적용되는 백보드 어셈블리 검사장치의 블럭 구성도로서 이에 도시된 바와같이, 시스템의 각 부에 직류동작 전원을 공급하는 전원공급단(1)과, 내부의 프로그램에 따라 백보드 어셈블리의 배선 연결상태 및 배선간의 누화를 체크하는 전체 동작을 제어하는 메인 콘트롤러(2)와, 메인 콘트롤러(2)의 제어신호를 크로스 포인트 콘트롤러(4)에 전달함과 동시에 크로스 포인트 콘트롤러(4)에서 판정된 백보드 패턴의 도통 및 누화 데이타를 메인 콘트롤러(2)에 입력시키는 메모리 보드(3)와, 메인 콘트롤러(2)의 제어신호에 따라 스위치 매트릭스 보드(5)를 제어하고 테스트 돈(Test Tone)신호를 발생시켜 송수신 기능을 수행하며 그 검사 데이타를 출력하는 크로스 포인트 콘트롤러94)와, 크로스 포인트 콘트롤러(4)의 제어신호에 따라 백보드 어셈블리(6)의 각 핀에 접속된 송신 및 수신 스위치들이 온/오프 되는 스위치 매트릭스 보드(5)와, 검사 데이타와 비교하기 위해 품질이 양호한 기준 백보드에 대한 데이타 들을 저장한 카트리지 테이프 유니트(7)와, 카트리지 테이프 유니트(7)와 메인 콘트롤러(2) 상호간의 데이타를 전달하는 인터페이스 보드(8)와, 메인 콘트롤러(2)의 제어에 따라 백보드 패턴의 기준 데이타와 검사 데이타의 비교결과를 출력하는 CRT(9) 및 프린터(10)등으로 구성되어 있다.1 is a block diagram of a backboard assembly inspection apparatus to which the present invention is applied, and as shown therein, a power supply stage 1 for supplying DC operation power to each part of a system, and according to an internal program of the backboard assembly. The main controller 2 controls the overall operation of checking the wiring connection state and the crosstalk between the wires, and the control signal of the main controller 2 is transmitted to the cross point controller 4 and is determined by the cross point controller 4. The memory board 3 which inputs the conduction and crosstalk data of the backboard pattern to the main controller 2, and controls the switch matrix board 5 according to the control signal of the main controller 2, and a test tone signal. Cross-point controller 94 for transmitting / receiving and outputting the inspection data, and assembling the back board according to the control signal of the cross-point controller 4. A switch matrix board (5) on which the transmit and receive switches connected to each pin of (6) are turned on / off, and a cartridge tape unit (7) storing data on a reference backboard of good quality for comparison with inspection data; , An interface board 8 for transferring data between the cartridge tape unit 7 and the main controller 2, and a CRT for outputting a comparison result between the reference data of the backboard pattern and the inspection data under the control of the main controller 2. (9), printer 10, and the like.

여기서, 메인 콘트롤러(2)는 카트리지 테이프 유니트(7)에서 읽어 내온 기준 데이타와 크로스 포인트 콘트롤러(4)로 부터의 검사데이타를 비교하여 양, 부 메시지 및 불량부의를 표시해주게 되고, 크로스 포인트 콘트롤러(4)는 직류와 교류의 테스트 문신호를 교호로 송신하여 루핑(Looping)되는 테스트 톤 신호의 수신 여부로 백보드 어셈블리(6)의 상태를 검사하게 된다.Here, the main controller 2 compares the reference data read out from the cartridge tape unit 7 with the inspection data from the cross point controller 4 to display the quantity, minor messages and defective parts, and displays the cross point controller ( 4) alternately transmits a test tattoo signal of direct current and alternating current and checks the state of the backboard assembly 6 by receiving a looping test tone signal.

제2도는 전술된 본 고안의 크로스 포인트 콘트롤러의 상세 회로도를 도시한 것이다.Figure 2 shows a detailed circuit diagram of the cross point controller of the present invention described above.

이에 도시된 바와 같이, 메인 콘트롤러(2)의 제어데이타(DB0-DB7)가 입력되고 검사데이타(D1-D8)를 메인 콘트롤러(2)로 출력하는 양방향 버퍼(IC1)의 출력단에 제어데이타(DB8-DB7)의 일부를 선택하여 출력하는 래치회로(IC2)(IC3) 및 병령 데이타를 직렬 데이타로 변환하는 쉬프트레지스터(IC4)를 연결하고, 메인 콘트롤러(2)의 제어신호(GP6)(SG2)를 조합하는 노아게이트(NO1)와 제어신호(GP6)(SG2)를 조합하는 노아게이트(NO2)는 래치회로(IC2)(IC3)의 인에이블단자()에 각각 연결하며, 각각의 래치회로(IC2)(IC3)를 4입력 16출력 디코더(IC5)(IC6)를 통해 제1도의 스위치 매트릭스 보드(5)에 연결하여 디코더(IC5)(IC6)의 출력 신호에 의해 송신 및 수신측의 매트릭스 보드를 선택하도록 하였다.As shown therein, the control terminal (DB 0 -DB 7 ) of the main controller (2) is input and the output terminal of the bi-directional buffer (IC 1 ) for outputting the inspection data (D 1 -D 8 ) to the main controller (2) A latch circuit (IC 2 ) (IC 3 ) for selecting and outputting part of the control data (DB 8 -DB 7 ) and a shift register (IC 4 ) for converting parallel data into serial data, and connecting the main controller (2). ) Control signal (GP 6 ) Noah gate (NO 1 ) and control signal (GP 6 ) combining (SG 2 ) The NOA gate NO 2 combining SG 2 is an enable terminal of the latch circuit IC 2 IC 3 . And each latch circuit IC 2 (IC 3 ) to the switch matrix board 5 of FIG. 1 through a four input 16 output decoder IC 5 (IC 6 ) to the decoder IC 5. The matrix boards of the transmitting and receiving sides are selected by the output signal of IC 6 ).

그리고, 메인 콘트롤러(2)의 제어신호(PIO1)에 따라 송신측 인에이블신호를 출력시키는 인버터(I1-I4)를 송신측 매트릭스 보드에 연결하고, 동시에 인버터(I5-I8)를 통해 수신측 매트릭스 보드에 연결하여 수신측 인에이블신호를 공급하였다.Then, the inverters I 1- I 4 for outputting the transmit side enable signal according to the control signal PIO 1 of the main controller 2 are connected to the transmitter side matrix board, and at the same time, the inverters I 5 -I 8 . It is connected to the receiving matrix board through the receiving side enable signal.

메인 콘트롤러(2)의 제어신호(GP6)(SG0)를 조합하는 노아게이트(NO3)는 오아게이트(O1)의 타측단자에 연결됨과 동시에 인버터(I9)를 통해 쉬프트레지스터(IC4)의 인에이블단자()에 연결되며, 쉬프트레지스터(IC4)를 인버터(I10-I13)를 통해 송신 및 수신측의 매트릭스 보드에 연결하여 스위치 셀렉터 신호를 공급하였다.Control signal GP 6 of the main controller 2 The NOA gate NO 3 combining SG 0 is connected to the other terminal of the OA gate O 1 and at the same time the enable terminal of the shift register IC 4 through the inverter I 9 . ), The shift register (IC 4 ) was connected to the matrix boards on the transmitting and receiving side through the inverter (I 10 -I 13 ) to supply the switch selector signal.

오아게이트(O1)를 인버터(IC4)및 플립플롭(IC7), 노아게이트(NO4)를 통해 카운터(IC8)의 인에블단자()에 연결하며, 메인 콘트롤러(2)의 기준클럭신호(φ)를 이용해 다른 주파수의 클럭신호를 발생시킨 카운터(IC8)는 인버터(I15)를 통해 쉬프트 레지스터(IC4)의 클럭단자(CP)에 연결하는 동시에 인버터(I16-I19)를 통해 송신 및 수신측의 매트릭스 보드에 연결하여 쉬프트 클럭신호를 공급하였다.Iowa gate (O 1) of the terminal block to the inverter (IC 4) and the flip-flop (IC 7), the counter (IC 8) via a NOR gate (NO 4) ( The counter IC 8 , which generates a clock signal having a different frequency using the reference clock signal φ of the main controller 2, is connected to the clock terminal of the shift register IC 4 through the inverter I 15 . In addition to the CP, the shift clock signal was supplied by connecting to the matrix boards on the transmitting and receiving side through the inverters I 16 -I 19 .

배선간의 누화를 체크하기 위한 교류 테스트 톤 신호를 발생시키는 발진회로(IC18)는 증폭기(OP)를 통해 스위칭회로(IC11)의 클럭단자(CP)에 연결하고, 메인 콘트롤러(2)의 제어신호(PIO2)에 따라 교류나 직류의 테스트 톤 신호를 선택하여 출력시키는 스위칭회로(IC11)를 송신측 메트릭스 보드에 연결하였다.An oscillation circuit IC 18 for generating an AC test tone signal for checking crosstalk between wires is connected to the clock terminal CP of the switching circuit IC 11 through an amplifier OP, and controlled by the main controller 2. A switching circuit IC 11 for selecting and outputting an AC or DC test tone signal according to the signal PIO 2 is connected to the transmitting matrix board.

회류하여 수신된 직류나 교류의 테스트 톤 신호가 입력되고 메인 콘트롤러(2)의 제어신호(PIO2)에 따라 수신신호의 출력경로를 선택하는 스위칭회로(IC12)를 인버터(I20) 및 3상태 버퍼(IC13)를 통해 양방향버퍼(IC1)에 연결하고, 메인 콘트롤러(2)의 제어신호(RD)(GP6)를 논리합하는 오아게이트(D3)의 출력과 제어신호(PIO2)를 받는 인버터(I21)의 출력을 논리합하는 오아게이트(O2)를 상기 3상태 버퍼(IC13)의 제어단자에 연결하였다.A switching circuit IC 12 for inputting a test tone signal of a direct current or alternating current received in a return state and selecting an output path of the received signal according to the control signal PIO 2 of the main controller 2 is provided with an inverter I 20 and 3. The output and control signal PIO 2 of the oragate D 3 , which is connected to the bidirectional buffer IC 1 through the status buffer IC 13 and logically combines the control signal RD GP 6 of the main controller 2. OA gate O 2 , which logically sums the output of the inverter I 21 , is connected to the control terminal of the tri-state buffer IC 13 .

한편 상기 스위칭회로(IC12)는 다이오드(D1)와 저항(R1) 및 콘덴서(C1)로 된 정류회를 거친 후 정류된 교류 테스트 톤 신호를 디지탈 데이타로 변환시키는 A/D 콘버터(IC14)에 연결하고, 메인 콘트롤러(2)의 기준클럭 신호(Φ)을 이용해 다른 주파수의 클럭신호를 발생시키는 카운터(IC9)를 A/D 콘버터(IC14)를 클럭단자에 연결하며, 메인 콘트롤러(2)의 제어신호(GP6)(SC3)를 조합하는 노아게이트(NO5)를 A/D 콘버터(IC14)의 인에이블단자에 연결하는 한편, 상기 A/D 콘버터(IC14)의 인에이블 단자에 연결하는 한편, 상기 A/D 콘버터(IC14)는 오아게이트(O3)의 출력과 메인 콘트롤러(2)의 제어신호(PIO2)를 논리합하는 오아게이트(O4)가 인에블단자에 연결된 인버터(IC15)를 통해 양방향 버퍼(IC4)에 연결하여 구성하였다.On the other hand, the switching circuit IC 12 is an A / D converter for converting the rectified AC test tone signal into digital data after passing through a rectifying circuit consisting of a diode D 1 , a resistor R 1 , and a capacitor C 1 ( IC 14 ), and the counter IC 9 , which generates a clock signal of a different frequency using the reference clock signal Φ of the main controller 2, connects the A / D converter IC 14 to the clock terminal. a control signal of the main controller (2) (GP 6) ( SC 3) a combination of NOR gate (NO 5) the a / D converter which connects to the enable terminal of the (IC 14) on the other hand, the a / D converter (IC that the a / D converter (IC 14) is Iowa gate (O 3) Iowa gate (O 4 to logical control signal (PIO 2) of the output from the main controller (2) for connecting to the enable terminal of 14), while ) Is connected to the bidirectional buffer (IC 4 ) through an inverter (IC 15 ) connected to the enable terminal.

이와같은 본 고안은 메인 콘트롤러(2)의 제어데이타(DB6-DB7)가 양방향 버퍼(IC1)에 입력된 상태에서 제어신호(RD)(GP6)가 저전위 상태로 입력되면 상기 제어데이타(DB6-DB7)를 래치회로(IC2)(IC3) 및 쉬프트 레지스터(IC4)로 출력시킨다.The present invention is such that when the control data (DB 6 -DB 7 ) of the main controller (2) is input to the bidirectional buffer (IC 1 ) when the control signal (RD) (GP 6 ) is input to the low potential state the control The data DB 6- DB 7 are output to the latch circuit IC 2 (IC 3 ) and the shift register IC 4 .

그러면 메인 콘트롤러(2)의 제어신호(GP6)(SG1)(SG2)에 따라 노아게이트(NO1)(NO2)로 부터 인에이블신호가 인가되면서 두 래치회로(IC2)(IC3)가 교호로 동작하게 되고, 입력된 8비트의 제어데이타(DB0-DB7)중에서 4비트가 선택되어 4입력 16출력 디코더(IC5)(IC6)에 인가되며, 디코더(IC5)(IC6)에서는 각각 16비트씩의 송신측 매트릭스 보드 선택신호와 수신측 매트릭스 보드 선택 신호를 출력시켜 다수의 매트릭스 보드를 순차적으로 한씩 선탤하게 된다.Then the control signal GP 6 of the main controller 2 The enable signal is applied from the NOA gate (NO 1 ) (NO 2 ) according to (SG 1 ) (SG 2 ) and the two latch circuits (IC 2 ) (IC 3 ) alternately operate. the control data (DB 0 -DB 7) the 4 bits are selected from 16 output is applied to a four-input decoder (IC 5) (IC 6) , the decoder (IC 5) (IC 6) in each of 16 bits by the transmission side A plurality of matrix boards are selected one by one by outputting a matrix board selection signal and a receiving matrix board selection signal.

그리고 송신축과 수신측의 매트릭스 보드가 선택되면 메인 콘트롤러(2)의 제어신호(PIO1)가 저전위 상태로 입력되면서 각각의 인버터(I1-I4)를 거쳐 고전위로 반전되고, 각 송신측 매트릭스 보드로 송신측 인에이블 신호를 출력시켜 선택된 송신측 매트릭스 보드로만 입력되도록 한다.When the transmitting axis and the matrix board of the receiving side are selected, the control signal PIO 1 of the main controller 2 is input in the low potential state, and is inverted to high potential through the respective inverters I 1 -I 4 . The transmit enable signal is output to the matrix board so that it is input only to the selected matrix board.

한편 메인 콘트롤러(2)의 제어신호(PIO1)가 고전위상태로 입력되면 송신측 인에이블 신호가 중단되면서 인버터(I1-I4)에 의해 반전된 제어신호(PIO1)들이 다시 각각의 인버터(I5-I8)를 거치면서 제반전되어 각 수신측 매트릭스 보드로 수신측 인에이블 신호를 출력시키며 선택된 수신측 매트릭스 보드로만 입력되도록 한다.Meanwhile, when the control signal PIO 1 of the main controller 2 is input in the high potential state, the control signal PIO 1 inverted by the inverters I 1 to I 4 is interrupted while the transmitting side enable signal is stopped. The inverter is inverted while passing through the inverters I 5 -I 8 to output a receive enable signal to each receiving matrix board, and to be input only to the selected receiving matrix board.

한편 메인 콘트롤러(2)의 기준클럭신호(Φ) 입력되는 카운터(IC8)에서는 상기 기준클럭신호(Φ)를 분주시켜 다른 주파수의 쉬프트 클럭신호를 발생시키게 되고, 이 쉬프트 클럭신호가 인버터(IC15)에 의해 반전되어 쉬프트레지스터(IC4)로 인가됨에 따라 병렬로 입력된 8비트의 제어데이타(DB0-DB7)가 8개의 직렬 데이타로 바뀌어 1주기로 출력된다.On the other hand, in the counter IC 8 to which the reference clock signal Φ of the main controller 2 is input, the reference clock signal Φ is divided to generate a shift clock signal having a different frequency, and the shift clock signal is an inverter IC. As it is inverted by 15 ) and applied to the shift register (IC 4 ), 8 bits of control data (DB 0 -DB 7 ) input in parallel are converted into 8 serial data and output in one cycle.

이신호눈 각각의 인버터(I10-I13)에 의해 반전되어 송신측과 수신측의 매트릭스 보드에 스위치 셀렉터 신호로서 인가되므로 송신측읠 각 매트릭스 보드를 순차적으로 선택하면서 이에 연결된 집적소자들을 순차적으로 선택하는 동시에 각 집적소자에 내장된 스위치들을 순차적으로 선택하고, 각각의 송신측 스위치마다 수신측의 각 매트릭보드와 집적소자 및 스위치들을 각각 순차적으로 연결하되, 소요되는 시간을 줄이기 위하여 수신측 스위치는 송신측 스위치의 다음것 부터 연결하는 방법을 이용하였다.This signal eye is inverted by each inverter I 10 -I 13 and applied as a switch selector signal to the matrix boards of the transmitting side and the receiving side, so that the transmitting side sequentially selects each matrix board and sequentially selects integrated elements connected thereto. At the same time, the switches embedded in each integrated device are sequentially selected, and each matrix board, integrated device, and switches of the receiving side are sequentially connected to each transmitting side switch. The next method of the switch was used.

즉, 송신측의 첫번째 스위치를 기준으로 수신측 스위치들을 연결하고, 다시 송신측의 종복 연결되는 것을 방지하는 동시에, 쉬프트레지스터(IC4)에서 직렬로 출럭된 신호를 각 매트릭스 보드에 인가되는 쉬프트 클럭신호를 이용해 병렬로 바꾸도록 하여 데이타의 출력이 안정되고 출력시간을 일정시간로 한정한 것이다.That is, the shift clock is connected to the receiving switches based on the first switch on the transmitting side, and prevents the connection of the transmitting side from being repeated again, and simultaneously applies a signal output in series from the shift register IC 4 to each matrix board. By converting them in parallel using signals, the output of data is stabilized and the output time is limited to a certain time.

이와 같이 송신측 매트릭스보드와 수신측 매트릭스보드의 집적소자와 스위치들을 순차적으로 연결하는 동안에는 메인 콘트롤러(2)의 제어신호(PIO2)가 고전위 상태로 인가되어 두 스위칭 회로(IC11)(IC12)가 직류를 선택하도록 한다.As described above, while sequentially connecting the integrated matrix and the switches of the transmitting matrix board and the receiving matrix board, the control signal PIO 2 of the main controller 2 is applied in a high potential state so that the two switching circuits IC 11 (IC 12 ) select DC.

이때 스위칭회로(IC11)는 5V의 직류테스트 톤 신호를 선택하여 송신하게 되고, 이 신호가 송신측과 수신측을 거쳐 스위치회로(IC12)로 회류되면 스위칭회로(IC12)에서는 이 신호를 인버터(I20)와 메인 콘트롤러(2)의 제어신호(PIO2)가 고전위 일때만 구동하는 3상태 버퍼(IC13)를 통하여 양방향버퍼(IC1)로 출력시키며, 메인 콘트롤러(2)의 제어신호(RD)가 고전위 상태로 되면서 양방향 버퍼(IC1)가 역방향으로 신호를 송출하여 메인 콘트롤러(2)로 직류테스트 톤 신호를 보내어 두 단자사이가 단락상태인지 개방상태인지를 체크할 수 있도록 한다.At this time, the switching circuit IC 11 selects and transmits a 5 V DC test tone signal, and when the signal is returned to the switch circuit IC 12 through the transmitting side and the receiving side, the switching circuit IC 12 transmits the signal. The control signal PIO 2 of the inverter I 20 and the main controller 2 are output to the bidirectional buffer IC 1 through the three-state buffer IC 13 which is driven only when the electric potential is high. As the control signal RD becomes high potential, the bidirectional buffer IC 1 sends a signal in the reverse direction and sends a DC test tone signal to the main controller 2 to check whether the two terminals are short or open. Make sure

한편, 두단자 사이가 단락상태일 경우에는 메인 콘트롤러(2)의 제어신호(PIO2)가 저전위상태로 되어 두 스위칭회로(IC11)(IC12)가 교류를 선택하게 되고, 발진회로(IC10)에서 출럭된 교류신호가 증폭기(OP)에 의해 증폭되어 스위칭회로(IC11)에 입력되면 스위칭회로(IC11)에서는 교류 테스트 톤 신호를 송신하게 된다.On the other hand, when the two terminals are in a short circuit state, the control signal PIO 2 of the main controller 2 is in a low potential state, so that the two switching circuits IC 11 and IC 12 select an alternating current and the oscillation circuit ( If the AC signal from chulreok IC 10) is amplified by the amplifier (OP) to the input switching circuit (IC 11) in the switching circuit (IC 11) is transmitting the alternating test tone signal.

송신측과 수신측을 거쳐 회류된 교류 테스트 톤 신호는 스위치회로(IC12)에 입력되고, 다이오드(D1)와 저항(R1) 및 콘덴서(C1)의 정류회로에서 교류신호가 직류로 정류된 뒤 A/D 콘버터(IC14)를 통하면서 8비트의 디지탈 신호로 변환되어 인버터(IC15)에 인가되며, 이 신호가 반전되어 양방향 버퍼(IC1)로 인가되므로 메인 콘트롤러(2)에서는 송신된 교류파형과 회류된 교류파형을 상호 비교하면서 서로간의 신호간섭에 의한 누화 현상을 체크하도록 한 것이다.The AC test tone signal flowed through the transmitting side and the receiving side is input to the switch circuit IC 12 , and the AC signal is converted into a direct current from the rectifying circuit of the diode D 1 , the resistor R 1 , and the capacitor C 1 . After rectifying, it is converted into an 8-bit digital signal through the A / D converter IC 14 and applied to the inverter IC 15. The signal is inverted and applied to the bidirectional buffer IC 1 so that the main controller 2 In this paper, crosstalk caused by signal interference is checked while comparing the transmitted AC waveform with the flowed AC waveform.

Claims (1)

메인 콘트롤러(2)의 카트리지 테이프 유니트(7)와, 스위치 매트릭스 보드(5)를 구비한 백보드 어셈블리 검사장치에 있어서, 메인 콘트롤러(2)로 부터 입력된 제어데이타(DB0-DB7)를 출력하고, 회류하여 수신된 데이트 톤 신호(D1-D8)를 역으로 메인 콘트롤러(2)에 출력하는 양방향 버퍼(IC1)와, 메인 콘트롤러(2)의 제어 신호에 따라 양방향 버퍼(IC1)로 부터의 제어데이타(DB0-DB7)의 일부를 선택하여 각 송신축과 수신축의 메트릭스 보드를 선택하기 위한 신호를 공급하는 노아게이트(NO1)(NO2)와 래치회로(IC2)(IC3) 및 디코더(IC5)(IC6)와, 메인 콘트롤러(2)의 제어신호에 따라 선택된 송신측과 수신측의 매트릭스 보드에 인에이블신호를 출력하는 인버터(I1-I8)와, 메인 콘트롤러(2)의 기준 클럭신호를 분주하여 다른 주파수의 쉬프트 클럭신호를 발생시키는 카운터(IC8)(IC9)와 상기 쉬프트 클럭신호에 따라 양방향 버퍼(IC1)로 부터의 병렬 제어데이타를 직렬로 바꾸어 송신측과 수신측의 매트릭스 보드에 스위치 셀렉터 신호를 공급하는 쉬프트레지스터(IC4) 및 인버터(IC10-I13)와 카운터(IC8)로 부터의 쉬프트 클럭신호를 송신측과 수신측의 매트릭스 보드에 공급하는 인버터(I16-I19)와, 배선간의 누화 체크를 위한 교류테스트 톤 신호를 발생시켜 증폭하는 발진회로(IC10) 및 증폭기(OP)와, 메인 콘트롤러(12)의 제어신호에 따라 교류나 직류일 테스트 톤신호를 선택하여 송신하고, 수신된 테스트 톤 신호의 출력경로를 선택하는 스위칭 회로(IC11)(IC12)와, 스위칭회로(IC12)로부터의 직류 테스트 톤 신호를 양방향 버퍼(IC4)에 전달하는 인버터(I20) 및 3상태 버퍼(IC13)와 스위칭회로(IC12)로 부터의 교류테스트 톤 신호를 디지탈 신호로 변환하여 양방향 버퍼(IC1)에 인가하는 전류회로 및 A/D 콘버터(IC14), 인버터(IC15)와 메인 콘트롤러(2)의 제어신호를 논리 조합하여 각 회로소자들을 동작시킥 위한 인에이블 신호를 공급하는 오아게이트(O1-O4) 및 노아게이트(NO3-NO5), 플립플롭(IC2), 인버터(I9)(I14)(I21)로 구성함을 특징으로 하는 백보드 어셈블리 검사장치의 크로스 포인트 제어회로.In the backboard assembly inspection apparatus provided with the cartridge tape unit 7 of the main controller 2 and the switch matrix board 5, the control data DB 0 -DB 7 input from the main controller 2 is output. The bidirectional buffer IC 1 outputs the received data tone signal D 1 -D 8 to the main controller 2 in reverse, and the bidirectional buffer IC 1 according to the control signal of the main controller 2. Noah gate (NO 1 ) (NO 2 ) and latch circuit (IC) for supplying signals for selecting a part of control data (DB 0 -DB 7 ) from 2 ) (IC 3 ) and decoder (IC 5 ) (IC 6 ) and an inverter (I 1 -I) which outputs an enable signal to the matrix boards of the transmitting and receiving sides selected according to the control signals of the main controller 2. 8), and by dividing the reference clock signal of the main controller (2) generates a shift clock signal of different frequency Key is shifted to supply the switch selector signal to the matrix boards in changing the transmitting side a parallel control data from a bi-directional buffer (IC 1) in series and the receiving side in accordance with the counter (IC 8) (IC 9) and the shift clock signal, Between the wiring (I 16 -I 19 ) and the wiring for supplying the shift clock signal from the register (IC 4 ) and the inverter (IC 10 -I 13 ) and the counter (IC 8 ) to the matrix board on the transmitting side and the receiving side. An oscillation circuit (IC 10 ) and an amplifier (OP) for generating and amplifying an AC test tone signal for crosstalk checking, and selecting and transmitting an AC or DC test tone signal according to a control signal of the main controller 12 and receiving the signal. A switching circuit IC 11 (IC 12 ) for selecting an output path of the received test tone signal, an inverter I 20 for transmitting a DC test tone signal from the switching circuit IC 12 to the bidirectional buffer IC 4 , and tri-state buffers (IC 13) and from the switching circuit (IC 12) AC test tone signal is converted into a digital signal current applied to the bi-directional buffers (IC1) circuit and A / D converter (IC 14), an inverter (IC 15) and the logic combination of the control signal of the main controller (2) Each circuit Oagate (O 1 -O 4 ) and Noagate (NO 3 -NO 5 ), Flip-flop (IC 2 ), Inverter (I 9 ) (I 14 ) (I supplying enable signals for operating devices 21 ) Cross point control circuit of the backboard assembly inspection apparatus, characterized in that consisting of.
KR2019870014910U 1987-09-01 1987-09-01 Back board assembly testing system KR900006414Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870014910U KR900006414Y1 (en) 1987-09-01 1987-09-01 Back board assembly testing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870014910U KR900006414Y1 (en) 1987-09-01 1987-09-01 Back board assembly testing system

Publications (2)

Publication Number Publication Date
KR890007864U KR890007864U (en) 1989-05-17
KR900006414Y1 true KR900006414Y1 (en) 1990-07-20

Family

ID=19267310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870014910U KR900006414Y1 (en) 1987-09-01 1987-09-01 Back board assembly testing system

Country Status (1)

Country Link
KR (1) KR900006414Y1 (en)

Also Published As

Publication number Publication date
KR890007864U (en) 1989-05-17

Similar Documents

Publication Publication Date Title
US4597042A (en) Device for loading and reading strings of latches in a data processing system
US4772845A (en) Cable continuity testor including a sequential state machine
EP0046404B1 (en) Apparatus for the dynamic in-circuit testing of electronic digital circuit elements
US5450415A (en) Boundary scan cell circuit and boundary scan test circuit
US6347387B1 (en) Test circuits for testing inter-device FPGA links including a shift register configured from FPGA elements to form a shift block through said inter-device FPGA links
US5621741A (en) Method and apparatus for testing terminal connections of semiconductor integrated circuits
US6255843B1 (en) Semiconductor integrated circuit testing apparatus and composite semiconductor integrated circuit testing apparatus
KR900006158B1 (en) Semiconductor infegrated circuit device
JPH0786526B2 (en) Multi-mode test equipment
US5442643A (en) Integrated circuit chip with testing circuits and method of testing the same
US4973904A (en) Test circuit and method
US7913002B2 (en) Test apparatus, configuration method, and device interface
EP0318575A1 (en) Programmable level shifting interface device
KR900006414Y1 (en) Back board assembly testing system
JP3555953B2 (en) Apparatus for testing connections with pulling resistors
US7146549B2 (en) Scan-path flip-flop circuit for integrated circuit memory
US5565766A (en) Semiconductor circuit element device with arrangement for testing the device and method of test
CN115469208A (en) Chip scanning test circuit and chip
US5241264A (en) IC test apparatus
KR900007059B1 (en) Back board assembly checkup circuit
US7200510B2 (en) Measurement control apparatus including interface circuits
KR100186920B1 (en) Integrated circuit incorporating a test circuit
KR900005162B1 (en) Back board testing system
KR100503692B1 (en) Connection testing apparatus between the output of the means for outputting the fixed logic value and the input of the circuit
US11340294B2 (en) Boundary test circuit, memory and boundary test method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19940105

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee