KR900005140Y1 - Piloting circuit of video tape playing quantity - Google Patents

Piloting circuit of video tape playing quantity Download PDF

Info

Publication number
KR900005140Y1
KR900005140Y1 KR2019860019414U KR860019414U KR900005140Y1 KR 900005140 Y1 KR900005140 Y1 KR 900005140Y1 KR 2019860019414 U KR2019860019414 U KR 2019860019414U KR 860019414 U KR860019414 U KR 860019414U KR 900005140 Y1 KR900005140 Y1 KR 900005140Y1
Authority
KR
South Korea
Prior art keywords
circuit
tape
signal
output
remaining amount
Prior art date
Application number
KR2019860019414U
Other languages
Korean (ko)
Other versions
KR880013487U (en
Inventor
홍권표
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019860019414U priority Critical patent/KR900005140Y1/en
Publication of KR880013487U publication Critical patent/KR880013487U/en
Application granted granted Critical
Publication of KR900005140Y1 publication Critical patent/KR900005140Y1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/34Indicating arrangements 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02Control of operating function, e.g. switching from recording to reproducing
    • G11B15/05Control of operating function, e.g. switching from recording to reproducing by sensing features present on or derived from record carrier or container
    • G11B15/06Control of operating function, e.g. switching from recording to reproducing by sensing features present on or derived from record carrier or container by sensing auxiliary features on record carriers or containers, e.g. to stop machine near the end of a tape
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18Driving; Starting; Stopping; Arrangements for control or regulation thereof

Abstract

내용 없음.No content.

Description

테이프 잔량 표시회로Tape remaining display circuit

제1도는 본 고안에 따른 테이프 잔량 표시회로의 블럭도.1 is a block diagram of a tape remaining amount display circuit according to the present invention.

제2도는 제1도 블럭도의 구체회로도.2 is a concrete circuit diagram of FIG.

제3도는 제2도의 각부 동작 타이밍도.3 is an operation timing diagram of each part of FIG.

제4도는 제어마이컴의 처리흐름도.4 is a flow chart of the control microcomputer.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 서플라이릴 회전장치 20 : 릴회전 감지회로10: supply reel rotation device 20: reel rotation detection circuit

30 : 파형 정형회로 40 : 미분회로30: waveform shaping circuit 40: differential circuit

50 : 분주회로 60 : 클럭 발생회로50: division circuit 60: clock generation circuit

70 : 카운터 D/A : 변환회로70: counter D / A: conversion circuit

90 : 샘플앤드 홀드회로 100 : 제어마이컴90: sample and hold circuit 100: control microcomputer

110 : 표시회로110: display circuit

본 고안은 테이프 구동장치에서 테이프의 잔량을 표시하는 회로에 관한 것으로, 특히 레코드모드(Record Mode) 또는 재생모드(Play Mode)시 테이프의 남아 있는 양을 표시장치를 통해 디스플레이시킬 수 있는 회로에 관한 것이다.The present invention relates to a circuit for displaying the remaining amount of tape in the tape drive device, and more particularly to a circuit that can display the remaining amount of the tape through the display device in the record mode (Play mode) or play mode (Play Mode) will be.

종래의 오디오(Audio) 또는 비디오(Video) 시스템에서 테이프의 나머지 양을 나타내기 위해서 기계적 또는 전자식의 카운터를 사용하여 테이프의 회전에 따라 표시하였으나, 이러한 기능을 테이프의 남은 양을 표시하는 것이 아니라 이미 기록 또는 재생되어진 양을 표시하는 것이었다.In a conventional audio or video system, mechanical or electronic counters were used to indicate the remaining amount of tape, but they were displayed as the tape rotated. It was to indicate the amount recorded or reproduced.

따라서 동작중인 시스템내의 테이프가 얼마 남아 있는가를 계산하기에는 난점이 있었었고, 이로 인해 레코드 또는 기록모드에서 레코딩시 또는 재생시 사용자가 기록 또는 재생되지 않은 테이프의 양을 눈으로 대강 짐작해야 했으므로 많은 불편함을 초래했었다.Therefore, it was difficult to calculate how much tape remained in the system in operation, which caused a lot of inconvenience because the user had to roughly estimate the amount of tape that was not recorded or played during recording or playback in record or recording mode. Had caused.

따라서 본 고안의 목적은 테이프 구동장치에서 기록 또는 재생모드시 서플라이릴의 회전주기를 검출한 후 테이프의 잔량을 계산하여 이를 표시할 수 있는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit that detects a rotation period of a supply reel in a recording or reproducing mode in a tape drive and then calculates and displays the remaining amount of tape.

상기 목적을 달성하기 위한 본 고안은 동작모드(기록 또는 재생모드), 테이프 사용모드(SP,LP,SLP) 및 테이프 사용규격등의 상태를 분석하며, 내부 메모리에 테이프 사용규격에 따른 테이프 잔량 기준 데이타를 저장하고 있는 제어마이컴과, 상기 제어마이컴에 의해 테이프 잔량 시간을 표시하는 표시회로를 구비하는 테이프 구동장치의 테이프 잔량 표시회로에 있어서, 서플라이릴의 회전주기를 감지하여 이를 전기적 신호로 변환하는 릴회전 감지회로와, 상기 릴회전 감지회로의 출력을 구형파로 정형하는 파형 정형회로와 상기 파형정형회로의 회전주기 신호를 펄스신호로 변환하는 미분회로와, 상기 미분회로의 출력을 분주하여 리세트 신호를 발생하는 분주회로와, 소정주파수의 클럭신호를 발생하는 클럭발생 회로와, 상기 분주회로의 리세트 신호에 의해 초기화되며, 리세트 신호 발생주기 동안 상기 클럭을 계수하는 카운터와, 상기 카운터의 출력을 아날로그 신호로 변환하는 D/A 변환회로와, 상기 D/A 변환회로의 출력을 샘플 앤드 홀드하여 서플라이릴의 해당 회전주기 동안의 최대값을 유지하는 샘플앤드 홀드회로를 구비하여 상기 제어마이컴에서 서플라이릴의 회전에 따라 가변되는 상기 샘플앤드 홀드회로의 출력을 테이프 잔량 계산을 위한 비교데이타로 입력하여 상기 메모리의 기준데이타와 비교한 후, 테이프 사용모드에 따라 테이프 잔량 데이타를 계산하여 상기 표시회로를 출력하도록 동작함을 특징으로 한다.The present invention for achieving the above object analyzes the state of the operation mode (recording or playback mode), the tape use mode (SP, LP, SLP) and tape usage standards, and the remaining tape standards according to the tape usage standards in the internal memory A tape remaining amount display circuit of a tape drive device having a control microcomputer storing data and a display circuit displaying the remaining amount of tape time by the control micom, wherein the rotation period of the supply reel is detected and converted into an electrical signal. A reel rotation detection circuit, a waveform shaping circuit for shaping the output of the reel rotation sensing circuit into a square wave, a differential circuit for converting a rotation period signal of the waveform shaping circuit into a pulse signal, and dividing and resetting the output of the differential circuit A division circuit for generating a signal, a clock generation circuit for generating a clock signal of a predetermined frequency, and a reset signal of the division circuit And a counter for counting the clock during a reset signal generation period, a D / A conversion circuit for converting the output of the counter into an analog signal, and a sample and hold output of the D / A conversion circuit. And a sample and hold circuit that maintains a maximum value for the corresponding rotation period of the memory. The control microcomputer inputs the output of the sample and hold circuit, which is varied according to the rotation of the supply reel, as a comparison data for calculating the remaining tape. After comparing with the reference data of the characterized in that the operation to output the display circuit to calculate the remaining tape data in accordance with the tape use mode.

이하 본 고안의 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the drawings of the present invention will be described in detail.

제1도는 본 고안에 따른 테이프 잔량 표시회로의 블럭구성도로서, 서플라이릴을 구동하는 릴회전장치(10)와, 서플라이릴의 회전주기를 감지하여 이를 전기적 신호로 변환하는 릴회전 감지회로(20)와, 상기 릴회전 감지회로(20)의 출력을 구형파로 정형하는 파형 정형회로(30)와, 상기 파형정형회로(30)의 회전주기신호를 펄스신호로 변환하는 미분회로(40)와, 상기 미분회로(40)의 출력을 분주하여 리세트 신호를 발생하는 분주회로(50)와, 소정주파수의 클럭신호를 발생하는 클럭발생 회로(60)와, 상기 분주회로(50)의 리세트 신호에 의해 초기화되며, 리세트 신호 발생주기 동안 상기 클럭을 계수하는 카운터(70)와, 상기 카운터(70)의 출력을 아날로그 신호로 변환하는 D/A 변환회로(80)와, 상기 D/A 변환회로(80)의 출력을 샘플 앤드 홀드하여 서플라이릴의 해당 회전주기 동안의 최대값을 유지하는 샘플앤드 홀드회로(90)와, 동작모드(기록 또는 재생모드), 테이프 사용모드(SP,LP,SLP) 및 테이프 사용규격(T-30,T-60,T-120,T-160)등의 모드상태를 분석하며, 상기 샘플앤드 홀드회로(90)의 출력과 내부 메모리에 저장하고 있는 테이프 잔량을 위한 기준데이타를 비교하여 테이프의 잔량을 계산하는 제어마이컴(100)과, 상기 제어마이컴(100)의 제어하에 테이프 잔량 시간을 표시하는 표시회로(110)로 구성된다.1 is a block diagram of a tape remaining amount display circuit according to the present invention, a reel rotation device 10 for driving a supply reel, and a reel rotation detection circuit 20 for detecting a rotation period of the supply reel and converting it into an electrical signal. And a waveform shaping circuit 30 for shaping the output of the reel rotation sensing circuit 20 into a square wave, a differential circuit 40 for converting a rotation cycle signal of the waveform shaping circuit 30 into a pulse signal, A division circuit 50 for dividing the output of the differential circuit 40 to generate a reset signal, a clock generation circuit 60 for generating a clock signal of a predetermined frequency, and a reset signal of the division circuit 50; A counter 70 for counting the clock during a reset signal generation period, a D / A conversion circuit 80 for converting the output of the counter 70 into an analog signal, and the D / A conversion Sample and hold the output of circuit 80 so that the corresponding rotation of the supply reel Sample and hold circuit 90 that maintains the maximum value during the cycle, operation mode (record or playback mode), tape use mode (SP, LP, SLP) and tape use specifications (T-30, T-60, T) A control microcomputer for analyzing the mode states of -120, T-160, etc. and calculating the remaining amount of tape by comparing the output of the sample and hold circuit 90 with reference data for the remaining amount of tape stored in the internal memory. 100 and a display circuit 110 for displaying the remaining tape time under the control of the control microcomputer 100.

상술한 구성에 의거 본 고안을 설명하면, 서플라이릴 회전장치(10)에 의해 서플라이릴이 회전하게 되며, 릴회전 감지회로(20)에서 상기 서플라이릴의 기계적인 회전을 전기적 신호로 변환한다. 상기 전기적 신호가 파형정형회로(30)에 입력되면 정확한 구형파로 정형되며, 상기 구형파신호는 비누회로(40)에 입력되어 미분펄스의 형태로 변환된다. 상기 미분펄스는 분주회로(50)에 입력되어 리세트 주기를 결정하기 위하여(-)성분이 제거되는 2분주 신호로 변환된다. 이때 클럭발생회로(60)의 클럭신호와 상기 분주신호를 입력하는 카운터(70)는 리세트신호가 입력된후, 다음 리세트신호가 입력되는 동안 클럭신호를 카운팅하며, 이로 인해 발생된 2진 데이타를 D/A 변환회로(80)에 인가된다. 그러면 상기 D/A 변환회로(80)에서 2진 디지탈신호를 적당한 레벨의 아날로그 신호로 변환시킨다.When the present invention is described based on the above-described configuration, the supply reel is rotated by the supply reel rotating device 10, and the reel rotation detection circuit 20 converts the mechanical rotation of the supply reel into an electrical signal. When the electrical signal is input to the waveform shaping circuit 30, it is shaped into an accurate square wave, and the square wave signal is input to the soap circuit 40 and converted into a differential pulse. The differential pulse is input to the division circuit 50 and converted into a two division signal in which a negative component is removed to determine a reset period. At this time, the counter 70 for inputting the clock signal and the divided signal of the clock generation circuit 60 counts the clock signal while the next reset signal is input after the reset signal is inputted, thereby generating the binary signal. Data is applied to the D / A conversion circuit 80. The D / A conversion circuit 80 then converts the binary digital signal into an analog signal of an appropriate level.

상기 D/A 변환회로(90)의 출력을 입력하는 샘플 앤드 홀드회로(90)는 상기 아날로그 신호의 최대치를 샘플링하여 그 값을 유지하다가 다음 최대값이 입력되면 다음 최대치를 다시 샘플링하여 그 값을 홀딩하게 된다.The sample and hold circuit 90 inputting the output of the D / A conversion circuit 90 samples the maximum value of the analog signal and maintains the value, and when the next maximum value is input, the next maximum value is sampled again to obtain the value. Will be held.

지금까지 상술한 상기의 상태는 연속적으로 서플라이릴 디스크가 회전되고 있는 상태이며, 시간이 지나감에 따라 회전주기는 점점 더 감소하므로 리세트펄스의 발생주기가 점점 빨라져 카운터(70)가 카운팅하는 클럭펄스의 수가 작아지게 되고, 이로 인해 샘플링 앤드 홀드회로(90)의 최대치값도 점점 작아지게 된다. 시간의 경과에 따른 상기 신호들이 제어마이컴(100)에 입력되면 제어마이컴(100)은 전원신호와 시스템의 동작모드(기록모드 또는 재생모드)상태를 확인하고 사용모드 스위치의 입력신호로부터 스탠다드 플레이(Standard play:이하 SP라 칭한다). 롱플레이(Long Play:이하 LP라 칭한다). 슈퍼 롱플레이(Super Long play:이하 SLP라 칭한다) 상태중 어느 모드가 선택되어 있는가 확인하며, 테이프의 사용규격 시간 종류인 30분(T-30), 60분(T-60), 120분(T-120) 및 160분(T-160)의 입력신호를 확인한 후, 미리 프로그램된 소프트웨어에 의해 상기 샘플링 앤드 홀드회로(90)의 출력을 내부 메모리에 저장하고 있는 테이프 규격신간에 따라 설정된 기준데이타와 비교하여 테이프 잔량시간을 계산한다. 이후 테이프 잔량시간이 계산되면, 제어마이컴(100)은 테이프잔량 데이타를 시,분 데이타로 변환하여 표시회로(110)로 출력한다.Up to now, the above-described state is a state in which the supply reel disk is continuously rotated, and as the rotation period decreases gradually as time passes, the generation cycle of the reset pulse becomes faster and the clock counted by the counter 70. The number of pulses becomes small, which causes the maximum value of the sampling and hold circuit 90 to gradually decrease. When the signals are input to the control microcomputer 100 over time, the control microcomputer 100 checks the power signal and the operation mode (recording mode or playback mode) of the system, and the standard play ( Standard play: hereinafter referred to as SP). Long Play (hereinafter referred to as LP). Check which mode is selected from the state of Super Long play (hereinafter referred to as SLP), and it is 30 minutes (T-30), 60 minutes (T-60), 120 minutes T-120) and 160 minutes (T-160), after checking the input signal, the pre-programmed software sets the reference data set in accordance with the new tape standard that stores the output of the sampling and hold circuit 90 in the internal memory. Calculate the remaining tape time by comparing with. Then, when the remaining tape time is calculated, the control microcomputer 100 converts the remaining tape data into hour and minute data and outputs it to the display circuit 110.

제2도는 본 고안에 따른 제1도 블럭도의 구체회로도로서, 서플라이릴 디스크(11)와, 반사판(12)으로 구성된 서플라이릴 회전장치(10)와, 전원공급단자(VCC)에 저항에(R1,R2)에 병렬로 연결하고 저항(R1)을 포토인터럽터(Photo-Interrupter)(PI)발광 다이오드(LED1)의 애노드에 연결하고 캐소드는 접지시키며 저항(R2)을 포토인터럽터(PI)의 포트랜지스터(PTr1)의 콜렉터에 연결하고 이미터를 접지시킨 릴 회전 감지회로(20)와, 포토인터럽터(PI)의 포트랜지스터(PTr)의 콜렉터를 트랜지스터(Q1)의 베이스에 연결하고 전원공급단자(VCC)에 저항(R3)을 연결하여 트랜지스터(Q1)의 콜렉터에 연결하고 이미터는 접지시킨 파형 정형회로(30)와, 트랜지스터(Q1)의 콜렉터에 캐패시터(C1)를 연결하고 병렬로 저항(R4)을 연결한 미분회로(40)와, 저항(R5)을 다이오드(D1)의 애노드에 연결하고 캐소드로 출력시키는 분주회로(50)와, 소정주파수의 클럭을 발생시키는 클럭발생회로(60)와, 클럭발생회로(60)의 출력과 분주회로(50)의 출력을 입력하여 리세트 펄스주기 단위로 상기 클럭수를 계수하는 카운터(70)와, 카운터(70)의 출력을 아날로그 신호로 변환하는 D/A 변환회로(80)와, 캐패시터(C2)를 다이오드(D2)의 애노드에 연결하고 다이오드(D2)의 캐소드를 캐패시터(C3)와 저항(R6)에 병렬로 연결하고 캐패시터(C3)와 저항(R6) 접지시킨 샘플 앤드 홀드회로(90)와, 원칩마이컴(One Chip micom)으로서 내부메모리에 테이프 규격에 따른 테이프 잔량 시간을 위한 기준데이타를 저장하고 있으며, 앤드게이트(G1)를 통해 발생되는 동작모드(기록 또는 재생모드)신호를 분석하는 동시에 입출력 포트(P3-P9)를 통해 테이프 사용모드(SP,LP,SLP) 및 테이프 규격시간(T-30,T-60,T-120,T-160)을 분석하며, 상기 샘플 앤드 홀드회로(90)의 출력입력시 해당 테이프 규격 시간 및 사용모드에 따른 잔량데이타를 계산한 후 표시데이타로 변환출력하는 제어마이컴(100)와, 상기 제어마이컴(100)의 출력에 따라 테이프 잔량을 표시하는 표시회로(100)로 구성된다.FIG. 2 is a detailed circuit diagram of the block diagram of FIG. 1 according to the present invention, in which a supply reel rotating device 10 including a supply reel disk 11, a reflector 12, and a power supply terminal VCC are provided with a resistance ( In parallel to R1 and R2, connect resistor R1 to the anode of the photo-interrupter (PI) light-emitting diode (LED1), ground the cathode, and connect resistor (R2) to the photointerrupter (PI) Reel rotation sensing circuit 20 connected to the collector of transistor PTr1 and the emitter grounded, and the collector of port transistor PTr of photointerrupter PI are connected to the base of transistor Q1, and the power supply terminal ( VCC) connects resistor R3 to the collector of transistor Q1, the emitter is connected to the ground shaping circuit 30, and capacitor C1 to the collector of transistor Q1, and resistor R4 in parallel. ) Connects differential circuit 40 and resistor R5 to anode of diode D1 and A divider circuit 50 for outputting the draw, a clock generation circuit 60 for generating a clock of a predetermined frequency, and an output of the clock generation circuit 60 and the output of the frequency division circuit 50 are inputted in reset pulse period units. The counter 70 for counting the clock number, the D / A conversion circuit 80 for converting the output of the counter 70 into an analog signal, and the capacitor C2 are connected to the anode of the diode D2, and the diode ( A sample and hold circuit 90 in which the cathode of D2) is connected in parallel to the capacitor C3 and the resistor R6, and the capacitor C3 and the resistor R6 are grounded, and as a one chip micom to the internal memory. It stores the reference data for the remaining tape time according to the tape standard, and analyzes the operation mode (recording or playback mode) signal generated through the AND gate (G1) and simultaneously uses the tape through the input / output port (P3-P9). (SP, LP, SLP) and Tape Standard Time (T-30, T-60, T-120, T-160) When the output of the sample and hold circuit 90 is input, the control microcomputer 100 for calculating the remaining data according to the corresponding tape specification time and the use mode, and converting the converted data into the display data and the control microcomputer 100, And a display circuit 100 for displaying the remaining tape amount according to the output.

제3도는 제2도의 일실시예의 구체회로도에 대한 각 부분의 동작 타이밍도로서, 제3a도는 릴회전 감지회로(20)의 타이밍도이고, 제3b도는 파형 정형회로(30)의 타이밍도이며, 제3c도는 미분회로(40)의 타이밍도이며, 제3d도는 분주회로(50)의 타이밍도이며, 제3e도는 카운터(70)의 타이밍도이고, 제3f도는 D/A 변환회로(80)의 타이밍도이며, 제3g도는 샘플 앤드 홀드회로(90)의 타이밍도이다.3 is an operation timing diagram of each part with respect to the specific circuit diagram of the embodiment of FIG. 2, FIG. 3A is a timing diagram of the reel rotation sensing circuit 20, and FIG. 3B is a timing diagram of the waveform shaping circuit 30. 3c is a timing diagram of the differential circuit 40, 3d is a timing diagram of the frequency divider circuit 50, 3e is a timing diagram of the counter 70, and 3f is a timing diagram of the D / A conversion circuit 80. 3g is a timing diagram of the sample and hold circuit 90. As shown in FIG.

제4도는 제어마이컴(100)의 처리 흐름도이다.4 is a process flowchart of the control microcomputer 100.

이하 제2도는 본 고안에 따른 일 실시예의 구체회로도를 제3도의 동작타이밍도를 참조하여 상세히 설명한다.2 is a detailed circuit diagram of an embodiment according to the present invention with reference to the operation timing diagram of FIG.

먼저 서플라이릴 디스크(11)에 광신호의 흡수면과 반사면을 구분하여 설치한 반사판(12)을 제작하여 붙인다.First, the supply plate 11 is fabricated and pasted with a reflecting plate 12 which is provided by separating the absorption surface and the reflection surface of the optical signal.

세트가 재생모드 또는 기록모드로 동작되기 시작하면, 서프라이릴 디스크(11)가 회전하게 되며, 이로 인해 반사판(12)도 연동되어 회전한다. 그러면 포토인터럽터(PI)의 발광 다이오드(LED1)가 반사판(12)의 반사면에서 온되고 흡수면에서 오프되어 포토인터럽터(PI)의 포토트랜지스터(PTR1)의 베이스에 인가되고, 이로인해 포토트랜지스터(PTR1)가 온오프되어 콜렉터단자로 발광다이오드(LED1)의 신호를 제3a도와 같이 반전증폭시킨다.When the set starts to operate in the playback mode or the recording mode, the surviving disc 11 is rotated, which causes the reflector 12 to rotate in conjunction. Then, the light emitting diode LED1 of the photointerrupter PI is turned on at the reflecting surface of the reflecting plate 12 and turned off at the absorbing surface, and is applied to the base of the phototransistor PTR1 of the photointerrupter PI, thereby causing the phototransistor ( PTR1) is turned on and off to invert and amplify the signal of the light emitting diode LED1 to the collector terminal as shown in FIG. 3a.

상기 포토인터럽터(PI)의 반전 증폭된 신호는 반사판(12)의 반사면과 흡수면의 비율에 따라 펄스의 간격을 조절할 수 있다.The inverted-amplified signal of the photointerrupter PI may adjust the interval of the pulse according to the ratio of the reflecting surface and the absorbing surface of the reflector 12.

상기 제3a도와 같은 반전 증폭된 신호는 트랜지스터(Q1)의 베이스에 입력되어 트랜지스터(Q1)를 온,오프시키므로, 콜렉터 단자의 출력은 반전증폭된 포토인터럽터(PI)의 불완전 구형파가 제3b도와 같이 완전한 구형파로 반전 증폭된다. 이러한 상기 구형파 신호는 캐패시터(C1)와 저항(R4)의 미분회로(40)에 입력되어 리세트펄스에 적합한 미분펄스로 발생되며, 저항(R4)과 캐패시터(C1)의 시정수에 의해 미분주기를 조절할 수 있는 미분펄스에 관한 타이밍도는 제3c도에 도시되어 있다. 상기 미분펄스는 다시 저항(R5)와 다이오드(D1)를 통과하면서(-)펄스 파형이 제거되고 (+)펄스 파형만 출력되어 제3c도와 같은 미분펄스를 제3d도와 같이 2분주시킨다. 상기 분주신호는 카운터(70)의 리세트 펄스로 입력되는데, 상기 리세트 펄스의 발생주기는 서플라이릴에 감겨 있는 테이프의 잔량에 비례하여 발생된다. 즉 서플라이릴에 감겨진 테이프의 양이 많으면 리세트 펄스의 발생횟수가 적으며, 테이프의 양이 적으면 발생횟수가 잦아진다.Since the inverted-amplified signal as shown in FIG. 3a is input to the base of transistor Q1 to turn on and off transistor Q1, the output of the collector terminal is incomplete square wave of inverted-amplified photointerrupter PI as shown in FIG. 3b. Inverted and amplified to a complete square wave. The square wave signal is input to the differential circuit 40 of the capacitor C1 and the resistor R4 and is generated as a differential pulse suitable for the reset pulse. The differential period is generated by the time constant of the resistor R4 and the capacitor C1. A timing diagram relating to the differential pulse capable of adjusting is shown in FIG. 3C. The differential pulse passes through the resistor R5 and the diode D1, and the negative pulse waveform is removed and only the positive pulse waveform is output to divide the differential pulse as shown in FIG. The divided signal is input to the reset pulse of the counter 70, and the generation period of the reset pulse is generated in proportion to the remaining amount of the tape wound on the supply reel. In other words, if the amount of tape wound on the supply reel is large, the number of occurrences of the reset pulse is small. If the amount of tape is small, the frequency of occurrence is frequent.

상기 카운터(70)는 클럭 발생회로(60)의 클럭펄스를 클럭단자로 입력하여 리세트펄스가 입력된후 클럭 펄스를 제3e도와 같이 카운팅하며, 다음 리세트펄스가 입력되면 카운팅한 2진데이타를 0로 만든후 클럭펄스에 대한 카운팅을 다시 시작하게 되므로 연속적인 리세트펄스에 따라 클럭펄스에 대한 카운팅을 계속 수행하며, 따라서 카운터(70)는 서플라이릴에 감겨 있는 테이프 량의 변환에 따라 테이프 잔량을 계산하기 위한 비교데이타를 연속적으로 출력하게 된다. D/A 변환회로(80)에서는 상기 카운터(70)의 디지탈신호를 제3f도와 같이 적당한 레벨의 아날로그신호로 변환출력하여 샘플앤드 홀드회로(90)로 출력한다. 상기 D/A 변환회로(80)의 출력은 캐패시터(C2)를 통하면서 직류성분이 제거되고, 다이오드(D2), 캐패시터(C3), 저항(R6)로 이루어진 안벨로프 검파기(Envelope cletector)에서 다이오드(D2)가 순방향 바이어스로 될 때 캐패시터(C2)는 빠르게 피크전압까지 충전하고, D/A 변환회로(80)의 출력전압이 최대치를 지나 떨어질때 캐패시터(C2)는 저항(R6)을 통하여 천천히 방전된다. 그러므로 샘플앤드 홀드회로(90)를 통하면 제3g도에 도시한 것처럼 카운팅 데이타의 포락선(Envelope)이 검출되어 진다. 따라서 상기 샘플링앤드 홀드회로(90)는 입력되는 신호의 최대치를 샘플링하고 다음 신호의 최대치가 입력될때까지 유지하는 기능을 갖는다.The counter 70 inputs the clock pulse of the clock generation circuit 60 as the clock terminal, counts the clock pulse as shown in FIG. 3e after the reset pulse is input, and counts the binary data counted when the next reset pulse is input. 0 is set to 0 and counting is restarted for the clock pulse. Therefore, the counting of the clock pulse is continued according to successive reset pulses. Therefore, the counter 70 performs a tape according to the conversion of the amount of tape wound on the supply reel. The comparative data for calculating the remaining amount will be output continuously. The D / A conversion circuit 80 converts and outputs the digital signal of the counter 70 into an analog signal of an appropriate level as shown in FIG. 3f and outputs the analog signal to the sample and hold circuit 90. The output of the D / A conversion circuit 80 is removed from the DC component while passing through the capacitor (C2), in the envelope detector (Envelope cletector) consisting of a diode (D2), a capacitor (C3), a resistor (R6) Capacitor C2 charges rapidly to the peak voltage when diode D2 is forward biased, and capacitor C2 is pulled through resistor R6 when output voltage of D / A conversion circuit 80 drops past its maximum value. Discharge slowly. Therefore, through the sample and hold circuit 90, an envelope of counting data is detected as shown in FIG. Therefore, the sampling and hold circuit 90 has a function of sampling the maximum value of the input signal and maintaining the maximum value of the next signal.

이때 시간의 경과에 따라 서플라이릴의 회전주기는 점차적으로 감소하며, 테이프의 양이 적어지면 릴의 회전에 의해 감지되는 전기적신호가 작아지고, 미분회로의 미분펄스도 점점 빨라져 리세트펄스의 주기도 작아지게 된다. 따라서 카운터(70)가 리세트주기 동안에 셀 수 있는 클럭펄스의 카운팅 양도 작아지게 되며, 상기 2진 데이터를 아날로그 신호로 변환시키는 D/A 변환회로(80)의 아날로그 신호도 작아져 결국 샘플앤드 홀드회로(90)의 최대값도 작아지게 된다. 상기 샘플앤드 홀드회로(90)의 출력이 연속적으로 제어마이컴(100)에 입력되면, 제어마이컴(100)은 테이프 규격시간별로 미리 산출하여 기록하고 있는 내부 메모리의 기준데이타와 비교하여 잔량을 표시하게 된다.At this time, the rotation period of the supply reel gradually decreases as time passes, and as the amount of tape decreases, the electrical signal detected by the reel rotation decreases, and the differential pulse of the differential circuit gets faster, so the period of the reset pulse becomes smaller. You lose. Accordingly, the amount of counting of the clock pulses that the counter 70 can count during the reset period is also reduced, and the analog signal of the D / A conversion circuit 80 that converts the binary data into an analog signal is also small, thereby eventually holding the sample and hold. The maximum value of the circuit 90 also becomes small. When the output of the sample and hold circuit 90 is continuously input to the control microcomputer 100, the control microcomputer 100 displays the remaining amount in comparison with the reference data of the internal memory which is calculated and recorded for each tape standard time in advance. do.

상기 제어마이컴(100)은 내부에 CPU, 롬, 램, 입출력 포트 및 A/D 변환기 등을 구비하고 있는 공지의 원칩마이컴으로서, 테이프의 잔량을 계산하기 위한 기능을 수행한다.The control microcomputer 100 is a well-known one-chip microcomputer having a CPU, a ROM, a RAM, an input / output port, an A / D converter, and the like, and performs a function for calculating the remaining amount of tape.

여기서 제4도를 참조하여 제어마이컴(100)에서 테이프 잔량시간을 표시하는 과정을 구체적으로 살펴본다.Here, the process of displaying the remaining tape time in the control microcomputer 100 will be described in detail with reference to FIG. 4.

먼저 테이프 구동장치의 전면 키패널(Key panel)에는 테이프규격(T-30,T-60,T-120,T-160)을 나타내는 스위치와, 테이프의 사용모드(SP,LP,SLP)를 나타내는 스위치가 있으며, 사용자는 상기 스위치를 통해 테이프의 규격 및 사용모드를 지정한다. 그러면 지정된 한개의 테이프 규격 및 사용모드에 대한 포트만이 "하이"상태를 유지하고, 나머지 포트들은 모두 "로우"상태를 유지한다. 또한 제어마이컴(100)의 내부에 있는 롬에는 각종 테이프 규격별로 실험을 통해 평균값을 산출하여 구한 데이타를 기준데이타로 저장시켜 놓는다.First, the front panel of the tape drive unit has a switch indicating tape specifications (T-30, T-60, T-120, T-160), and a tape usage mode (SP, LP, SLP). There is a switch, through which the user can specify the standard and mode of use of the tape. Only ports for one tape specification and mode of use are then "high" while all other ports are "low". In addition, in the ROM inside the control microcomputer 100, data obtained by calculating an average value through experiments for various tape standards are stored as reference data.

기록 또는 재생모드가 되면 시스템 제어부(System controller)로부터 "하이"신호가 발생되어 앤드게이트(G1)로 입력되며, 앤드게이트(G1)의 다른 입력으로 전원 "온"(power on)시 "하이"신호가 인가된다. 따라서 제어마이컴(100)은 포트(P2)로 "하이"신호를 수신하게 되어 테이프 잔량표시를 위한 기능을 수행한다. 이때 포트(P1)로 샘플앤드 홀드회로(90)의 출력전압이 수신되면 이를 디지탈 값으로 변환하며, 포트(P6-P9)를 체크하여 현재 사용하고 있는 테이프 규격을 분석한다. 이후 테이프 규격을 인지하면, 롬에 저장되어 있는 해당 테이프 규격의 기준데이타들을 리드하여 상기 샘플앤드 홀드회로(90)를 통해 리드된 데이타와 비교하여 테이프의 잔량데이타를 산출한다. 상기 테이프의 잔량데이타를 구하면, 포트(P3-P5)를 통해 현재 사용중인 모드(SP,LP,SLP)를 분석하여 해당 사용모드에서 실제 기록 또는 재생을 수행할 수 있는 테이프의 잔량데이타를 계산한다. 이때 상기 표시회로(110)는 7-세그먼트(Seven-segment)형태의 LED로 구성된 디지트 표시장치이므로, 산출된 테이프 잔량데이타를 7-세그먼트 형태의 시,분 데이타로 변환하여 포트(10)로 출력한다.When the recording or playback mode is entered, a "high" signal is generated from the system controller and input to the AND gate G1. When the power is "on" to the other input of the AND gate G1, the "HI" signal is generated. Signal is applied. Therefore, the control microcomputer 100 receives the "high" signal through the port P2 and performs a function for displaying the remaining tape amount. At this time, when the output voltage of the sample and hold circuit 90 is received at the port P1, the output voltage of the sample and hold circuit 90 is converted into a digital value, and the ports P6-P9 are checked to analyze the tape specifications currently in use. After recognizing the tape standard, the reference data of the corresponding tape standard stored in the ROM is read and compared with the data read through the sample and hold circuit 90 to calculate the remaining data of the tape. When the remaining data of the tape is obtained, the remaining data of the tape (SP, LP, SLP) are analyzed through the port (P3-P5) to calculate the remaining data of the tape that can actually record or play in the use mode. . In this case, since the display circuit 110 is a digit display device including 7-segment type LEDs, the calculated remaining amount of tape data is converted into 7-segment type hour and minute data and output to the port 10. do.

그러면 표시회로(110)는 상기 제어마이컴(100)의 출력에 의해 현재 남아 있는 테이프의 잔량시간을 표시하게 된다.Then, the display circuit 110 displays the remaining time of the tape remaining by the output of the control microcomputer 100.

상기 테이프 구동장치는 VTR을 기준으로 한 것이며, 오디오 제품이면 테이프 사용모드(SP,LP,SLP)는 필요치 않으며 테이프 규격도 상이하지만, 롬의 데이타를 해당 테이프 규격에 맞도록 변환하면 용이하게 실시할 수 있다.The tape drive is based on the VTR. If the audio product is used, the tape mode (SP, LP, SLP) is not required and the tape specifications are different. Can be.

상술한 바와 같이 테이프의 남은 양을 시간으로 디스플레이시킬 수 있으므로 사용자는 테이프의 남아 있는 양을 육안으로 확인할 수 있어 오디오나 비디오 제품을 이용하는데 편리성을 도모할 수 있고 재생중에 사용자가 원하는 프로그램을 테이프의 시간을 계산함으로서 용이하게 찾을 수 있고, 특히 기록중인 테이프의 남은 양을 계산하여 중요하거나 필요한 부분을 레코딩할때 레코딩할 양의 테이프를 미리 계산함으로서 완벽하게 레코딩을 수행할 수 있는 이점이 있다.As described above, the remaining amount of tape can be displayed with time, so that the user can visually check the remaining amount of tape so that the user can conveniently use an audio or video product, and the user can select a desired program during playback. It is easy to find by calculating the time of, and in particular, by calculating the remaining amount of the tape being recorded, there is an advantage that a perfect recording can be performed by pre-calculating the amount of tape to be recorded when recording an important or necessary part.

Claims (1)

동작모드(기록 또는 재생모드), 테이프 사용모드(SP,LP,SLP) 및 테이프 사용 규격 등의 상태를 분석하며, 내부 메모리에 테이프 사용규격에 따른 잔량 기준데이타를 저장하고 있는 제어마이컴(100)과, 상기 제어마이컴(100)에 의해 테이프 잔량 시간을 표시하는 표시회로(110)를 구비하는 테이프 구동장치의 테이프 잔량 표시회로에 있어서, 서플라이릴의 회전주기를 감지하여 이를 전기적 신호로 변환하는 릴회전 감지회로(20)와, 상기 릴회전 감지회로(20)의 출력을 구형파로 정형하는 파형정형 회로(30)와, 상기 파형정형회로(30)의 회전주기신호를 펄스신호로 변환하는 미분회로(40)와, 상기 미분회로(40)의 출력을 분주하여 리세트 신호를 발생하는 분주회로(50)와, 소정주파수의 클럭신호를 발생하는 클럭발생회로(60)와, 상기 분주회로(50)의 리세트 신호에 의해 초기화되며, 리세트 신호 발생주기 동안 상기 클럭을 계수하는 카운터(70)와, 상기 카운터(70)의 출력을 아날로그 신호로 변환하는 D/A 변환회로(80)와, 상기 D/A 변환회로(80)의 출력을 샘플앤드 홀드하여 서플라이릴의 해당회전 주기동안의 최대값을 유지하는 샘플앤드 홀드회로(90)를 구비하여 상기 제어마이컴(100)에서 서플라이릴의 회전에 따라 가변되는 상기 샘플앤드 홀드회로(90)의 출력을 테이프 잔량계산을 위한 비교데이타로 입력하여, 상기 메모리의 기준데이타와 비교한후 테이프 사용모드에 따라 테이프 잔량 데이타를 계산하여 상기 표시회로(110)로 출력하도록 동작함을 특징으로 하는 테이프 잔량 표시회로.The control microcomputer 100 analyzes the operation mode (recording or playback mode), the tape usage mode (SP, LP, SLP), and the tape usage specification, and stores remaining reference data according to the tape usage specification in the internal memory. In the tape remaining amount display circuit of the tape drive device having a display circuit 110 for displaying the remaining time of the tape by the control microcomputer (100), the reel for detecting the rotation period of the supply reel and converts it into an electrical signal The rotation detection circuit 20, the waveform shaping circuit 30 for shaping the output of the reel rotation sensing circuit 20 into square waves, and the differential circuit for converting the rotation period signal of the waveform shaping circuit 30 into a pulse signal. 40, a division circuit 50 for dividing the output of the differential circuit 40 to generate a reset signal, a clock generation circuit 60 for generating a clock signal of a predetermined frequency, and the division circuit 50 By reset signal A counter 70 which is vaporized and counts the clock during a reset signal generation period, a D / A conversion circuit 80 that converts the output of the counter 70 into an analog signal, and the D / A conversion circuit ( A sample and hold circuit 90 for holding and holding the output of the sample 80 to maintain a maximum value during a corresponding rotation period of the supply reel, wherein the sample end is varied according to the rotation of the supply reel in the control microcomputer 100. The output of the hold circuit 90 is input as a comparison data for calculating the remaining amount of tape, and compared with the reference data of the memory to calculate the remaining amount of tape data according to the tape use mode and output the data to the display circuit 110. Tape remaining amount display circuit, characterized in that.
KR2019860019414U 1986-12-05 1986-12-05 Piloting circuit of video tape playing quantity KR900005140Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860019414U KR900005140Y1 (en) 1986-12-05 1986-12-05 Piloting circuit of video tape playing quantity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860019414U KR900005140Y1 (en) 1986-12-05 1986-12-05 Piloting circuit of video tape playing quantity

Publications (2)

Publication Number Publication Date
KR880013487U KR880013487U (en) 1988-08-30
KR900005140Y1 true KR900005140Y1 (en) 1990-06-09

Family

ID=19257701

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860019414U KR900005140Y1 (en) 1986-12-05 1986-12-05 Piloting circuit of video tape playing quantity

Country Status (1)

Country Link
KR (1) KR900005140Y1 (en)

Also Published As

Publication number Publication date
KR880013487U (en) 1988-08-30

Similar Documents

Publication Publication Date Title
JPS6250681A (en) Hand type alarm timepiece
KR970004292B1 (en) Lifetime checking system in video cassette recorder
KR900005140Y1 (en) Piloting circuit of video tape playing quantity
EP0905691A3 (en) Optical disc drive and method of examining the optical disc drive
EP0251528B1 (en) Digital peak-hold circuit
US4237373A (en) Magnetic tape running state and tape run amount display device
US4375093A (en) Intermusic detecting circuit for automatic music selecting device
US4449154A (en) Sampling time control circuit for use in an audio cassette tape data processor
US5172241A (en) Recording/playback system for VCR
JPH02214071A (en) Digital audio reproducing device
KR910009309Y1 (en) Reproduction record time display circuit
KR920002945B1 (en) Random search method
KR950002407B1 (en) Record/play time display method & screen search method in camcoder
KR890004094B1 (en) Tape's automatic repeated recorery apparatus
JPS5552566A (en) Tape running time display unit of tape recorder
JPH0445137Y2 (en)
KR900004623Y1 (en) Reading circuit of quantity of reproducing tape of vtr
KR930003978Y1 (en) Index circuit of a program for voice in vtr
SU1749908A1 (en) Turntable automatic stop
JPS6041025Y2 (en) Tape usage display device
KR940004502B1 (en) Tape counter apparatus & method with osd
KR920007429Y1 (en) Counter reset circuit on recording
JPS5839570Y2 (en) Magnetic tape start and end point detection device
SU942161A1 (en) Device for testing storage unit discs
JPS5694562A (en) Display method of tape location

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000530

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee