KR900004867B1 - Operating circuit for fdd - Google Patents

Operating circuit for fdd Download PDF

Info

Publication number
KR900004867B1
KR900004867B1 KR1019860003475A KR860003475A KR900004867B1 KR 900004867 B1 KR900004867 B1 KR 900004867B1 KR 1019860003475 A KR1019860003475 A KR 1019860003475A KR 860003475 A KR860003475 A KR 860003475A KR 900004867 B1 KR900004867 B1 KR 900004867B1
Authority
KR
South Korea
Prior art keywords
signal
terminal
output terminal
driver
recording
Prior art date
Application number
KR1019860003475A
Other languages
Korean (ko)
Other versions
KR870011602A (en
Inventor
함찬호
Original Assignee
금성통신 주식회사
이재연 · 하인츠 디터 케루트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성통신 주식회사, 이재연 · 하인츠 디터 케루트 filed Critical 금성통신 주식회사
Priority to KR1019860003475A priority Critical patent/KR900004867B1/en
Publication of KR870011602A publication Critical patent/KR870011602A/en
Application granted granted Critical
Publication of KR900004867B1 publication Critical patent/KR900004867B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B17/00—Guiding record carriers not specifically of filamentary or web form, or of supports therefor
    • G11B17/02—Details

Landscapes

  • Digital Magnetic Recording (AREA)

Abstract

The drive circuit adapting 2 intergrated circuits reads and writes the data without noise and delivers the state signal of the driver to the CPU without error. The step motor in the driver uses two power sources such that the motor is driven with high voltage when the step signal is applied but the motor keeps the speed with low voltage when the step signal is not applied to them so the power comsumption can be reduced.

Description

플로피 디스크 드라이버의 구동회로Drive Circuit of Floppy Disk Driver

첨부된 도면은 본 발명의 구동회로도이다.The accompanying drawings are drive circuit diagrams of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

IC1: 각종 제어신호 검출제어용 집적소자IC 1 : Integrated control device for detecting and controlling various control signals

IC2: 기록/재생제어용 집적소자 NAND1: 낸드게이트IC 2 : Integrated device for recording / playback control NAND 1 : NAND gate

I1-I16: 인버터 TR1: 트랜지스터I 1 -I 16 : Inverter TR 1 : Transistor

PS : 스텝모우터 구동전원단자 Y1-Y4: 스텝모우터 입력단자PS: Step motor drive power terminal Y 1 -Y 4 : Step motor input terminal

본 발명은 컴퓨터에 보조기억장치로 사용되는 플로피 디스크 드라이버(Floopy Disk Driver)의 구동회로에 관한 것으로 특히 컴퓨터에서 처리된 데이타를 디스크상에 안정하게 기록하고, 디스크에 기록된 정보를 컴퓨터에서 인식할 수 있게 정확히 독출하며, 플로피 디스크 드라이버의 부수동작을 원활히 수행할 수 있게 한 플로피 디스크 드라이버의 구동회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a drive circuit of a floppy disk driver used as an auxiliary memory device in a computer. In particular, the data processed by the computer can be stably recorded on a disk, and the information recorded on the disk can be recognized by the computer. The present invention relates to a drive circuit of a floppy disk driver, which reads correctly and makes it possible to smoothly perform a side operation of the floppy disk driver.

종래의 플로피 디스크 드라이버에 있어서는 컴퓨터로부터 처리된 데이타를 디스크에 기록하거나 디스크에 기록된 데이타를 독출하는 과정에서 잡음신호가 혼합되거나 데이타의 변형이 일어나기 쉽고, 또한 컴퓨터의 제어에 따른 디스크의 트랙을 정확히 찾지 못하여 독출이 불가능하거나, 기록시킬 수 없게 되는 경우가 발생되며, 컴퓨터의 제어신호가 플로피 디스크 드라이버에 정확히 전달되지 못하고 플로피 디스크 드라이버의 동작상태신호가 컴퓨터에 정확히 전달되지 못하여 제기능을 다하지 못하고, 다수개의 집적소자를 사용하여 그의 구조가 복잡하게 되는 결점이 있었다.In the conventional floppy disk driver, noise signals are mixed or data is easily changed in the process of writing data processed from a computer to a disk or reading data recorded on the disk, and also tracks a disk under computer control. It can't be read or can't be recorded because it's not found correctly, and the computer's control signal is not transmitted to the floppy disk driver and the operation status signal of the floppy disk driver is not transmitted to the computer. However, there has been a drawback that its structure is complicated by using a plurality of integrated devices.

본 발명은 이러한 점을 감안하여, 집적소자 2개를 사용한 간단한 구조로 컴퓨터에서 처리된 데이타 및 디스크에 기록된 정보내용을 잡음신호가 혼입되지 않고 정확히 기록 및 독출할 수 있게 하고, 컴퓨터의 플로피 디스크 드라이버 콘트롤러 제어신호에 따라 플로피 디스크 드라이버가 정확히 동작되어 그의 상태신호를 오차없이 컴퓨터에 전달할 수 있게 창안한 것으로, 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.In view of the above, the present invention has a simple structure using two integrated devices, which enables the computer to accurately record and read the data processed by the computer and the information recorded on the disk without the noise signal being mixed, and the floppy disk of the computer. The floppy disk driver is operated correctly according to the driver controller control signal, and the present invention can transmit the status signal to the computer without error. This will be described in detail with reference to the accompanying drawings.

첨부된 도면은 본 발명의 플로피 디스크 드라이버의 구동회로로서 이에 도시한 바와 같이, 플로피 디스크 드라이버 선택신호단자(

Figure kpo00001
)를 드라이버 선택스위치(S0-S3)를 각각 통해 각종 제어신호 검출제어용 집적소자(IC1)의 드라이버 선택단자(DS)에 접속함과 아울러 스핀들모우터 온신호 단자(
Figure kpo00002
), 스텝신호단자(
Figure kpo00003
), 방향선택 신호단자(
Figure kpo00004
), 기록게이트 신호단자(
Figure kpo00005
), 기록프로텍트 검출신호단자(WPSNS), 트랙제로 검출신호단자(TZSNS), 디스크 검출신호단자(DISNS) 및 인덱스홀 검출신호단자(INSNS)를 그의 입력단자(MON),(STEP),(DIR),(WG),(WPS),(TZS),(DIS) 및 (IDS)에 각기 접속하고, 이 각종 제어신호 검출제어용 집적소자(IC1)의 기록프로텍트, 인덱스홀, 트랙제로 및 준비검출신호 출력단자(WP),(IDX),(TZ),(RDY)를 인버터(I1-I4)를 각기 통해 기록프로텍트, 인덱스홀, 트랙제로 및 준비검출신호 출력단자(
Figure kpo00006
), (
Figure kpo00007
), (
Figure kpo00008
), (
Figure kpo00009
)에 각기 접속함과 아울러 그의 스핀들모우터 구동신호 출력단자(MEN)를 인버터(I5)를 통해 스핀들모우터 구동인에이블 단자(
Figure kpo00010
)에 접속하고, 한편 그의 스위치 필터신호 출력단자(SWF) 및 기록인에이블신호 출력단자(WE)를 인버터(I6),(I7)를 각각 통해 기록/재생 제어용 집적소자(IC2)의 전류부스트팩터단자(CB) 및 재생/기록제어단자(R/W)에 접속하고, 헤드선택신호단자(HSS) 및 기록데이타단자(WRD)를 기록/재생제어용 집적소자(IC2)이 헤드선택신호 입력단자(HS) 및 기록데이타 입력단자(WD)에 접속하여 그의 재생데이타 출력단자(RD)와 상기 각종 제어신호 검출제어용 집적소자(IC1)의 드라이버 구동검출신호 출력단자(DCH)를 낸드게이트(NAND1)를 통해 재생데이타 출력단자(
Figure kpo00011
)에 접속함과 아울러 그 출력단자(DCH)를 인버터(I8) 및 저항(R6)을 통해 드라이버 구동표시용 발광다이오드(LED)에 접속한다. 한편 상기 각종 제어신호 검출제어용 집적소자(IC1)의 스텝모우터 파워새빙(power saving) 출력단자(SMPS)를 인버터(I9),(I10) 및 저항(R7)을 통해 트랜지스터(TR1)의 베이스에 접속하여 그 접속점을 저항(R8) 및 콘덴서(C1)를 각기 통해 그의 에미터 및 전원단자(B2 +)와, 그의 콜렉터 및 전원단자(B1 +)에 접속된 다이오드(D1), 스텝모우터 구동전원단자(PS)에 각기 공통접속하고, 스텝신호 출력단자(øA),(øB)를 인버터(I11),(I12)를 각기 통해 스텝모우터 입력단자(Y1),(Y2)에 각기 접속함과 아울러 인버터(I13),(I14) 및 (I15),(I16)를 각기 통해 스텝모우터 입력단자(Y3),(Y4)에 각기 접속하여 구성한 것으로, 도면의 설명중 미설명 부호 CH0, CH1는 기록/재생헤드이고, EH0, EH1는 소거헤드이며, X-tal은 크리스탈, R9-R23은 저항, C2-C14은 콘덴서, D2, D3은 다이오드이다. 그리고 전원단자(B1 +)에는 5V가 인가되고, 전원단자(B2 +)에는 12V가 인가된다.The accompanying drawings are a drive circuit of the floppy disk driver of the present invention, as shown therein, the floppy disk driver selection signal terminal
Figure kpo00001
) Is connected to the driver selection terminal (DS) of various control signal detection control integrated devices (IC 1 ) through the driver selection switch (S 0 -S 3 ), respectively, and the spindle motor on signal terminal (
Figure kpo00002
), Step signal terminal (
Figure kpo00003
), Direction selection signal terminal (
Figure kpo00004
), Recording gate signal terminal (
Figure kpo00005
), The write protect detection signal terminal (WPSNS), the track zero detection signal terminal (TZSNS), the disc detection signal terminal (DISNS), and the index hole detection signal terminal (INSNS) are input terminals (MON), (STEP), and (DIR). ), (WG), (WPS), (TZS), (DIS) and (IDS), respectively, and the write protect, index hole, track zero and readiness detection of these integrated control elements IC 1 for various control signal detection. The signal output terminals WP, IDX, TZ, and RDY are connected to the write protect, index hole, track zero, and ready detection signal output terminals through the inverters I 1 to I 4 , respectively.
Figure kpo00006
), (
Figure kpo00007
), (
Figure kpo00008
), (
Figure kpo00009
), And its spindle motor drive signal output terminal (MEN) through the inverter (I 5 ) to enable the spindle motor drive enable terminal (
Figure kpo00010
) For connection and, the other hand of its switch filters the signal output terminal (SWF) and a write enable signal output terminal (WE) of the inverter (I 6), (I 7 ) , respectively through the recording / reproduction control integrated device (IC 2) IC 2 connected to the current boost factor terminal CB and the reproducing / recording control terminal R / W, and for recording / reproducing control of the head selection signal terminal HSS and the recording data terminal WRD. NAND is connected to the signal input terminal HS and the recording data input terminal WD, and the regeneration data output terminal RD thereof and the driver drive detection signal output terminal DCH of the various control signal detection control integrated elements IC 1 are connected. Play data output terminal through gate (NAND 1 )
Figure kpo00011
), And its output terminal (DCH) is connected to a driver driving display light emitting diode (LED) through an inverter (I 8 ) and a resistor (R 6 ). Meanwhile, the step motor power saving output terminal SMPS of the various control signal detection and control integrated devices IC 1 is connected to the transistor TR through an inverter I 9 , I 10 , and a resistor R 7 . 1 ) and the connection point is connected to its emitter and power supply terminal (B 2 + ) and its collector and power supply terminal (B 1 + ) through a resistor (R 8 ) and a capacitor (C 1 ), respectively. The diode D 1 and the step motor driving power supply terminal PS are commonly connected, and the step signal output terminals ø A and ø B are connected to the inverters I 11 and I 12 , respectively. emitter input terminal (Y 1), (Y 2 ) , each junction box as well as an inverter (I 13), (I 14 ) and (I 15), step Motor input terminal through (I 16), respectively (Y 3) the And (Y 4 ), each of which is connected to (Y 4 ), wherein the unexplained symbols CH 0 and CH 1 are recording / reproducing heads, EH 0 and EH 1 are erasing heads, and X-tal is a crystal and R 9 − R 23 is resistor, C 2 -C 14 is capacitor, D 2 , D 3 is a diode. And there is applied to the 5V power supply terminal (B + 1), has a power supply terminal (B + 2) is applied with 12V.

이와 같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effects of the present invention configured as described above in detail.

전원단자(B1 +),(B2 +)에 5V, 12V 전원이 각기 인가되는 초기상태에서는 저항(R9) 및 콘덴서(C2)에 의해 각종 제어신호 검출제어용 집적소자(IC1)가 클리어 되어 초기상태를 유지하게 된다. 이와 같은 상태에서 드라이버 선택스위치(S0-S3)를 단락하고, 그에 해당되는 드라이버 선택신호단자(

Figure kpo00012
)에 저전위 신호인 선택신호가 인가되면 그 저전위 신호는 각종 제어신호 검출제어용 집적소자(IC1)의 드라이버 선택단자(DS)에 인가되므로 그 집적소자(IC1)는 구동상태로 되어 그의 드라이버 구동검출신호 출력단자(DCH)에 고전위 신호가 출력되고, 이 고전위 신호는 낸드게이트(NAND1)의 일측입력단자에 인가되므로 기록/재생제어용 집적소자(IC2)의 재생데이타 출력단자(RD)에서 출력되는 재생데이타가 그 낸드게이트(NAND1)를 통해 출력될 수 있게 되고, 또한 상기 고전위 신호는 인버터(I8)에서 저전위 신호로 반전된 후 저항(R6)을 통해 드라이버 구동표시용 발광다이오드(LED)의 캐소드에 인가되므로 그 발광다이오드(LED)가 점등되어 드라이버 구동상태임을 표시하게 된다. 상기에서, 4개의 플로피 디스크 드라이버 선택단자(
Figure kpo00013
)에 인가된 선택신호가 선택스위치(S0-S3)를 통해 각종 제어신호 검출제어용 집적소자(IC1)의 드라이버 선택단자(DS)에 인가되게 한 것은 1대의 컴퓨터로 4대의 플로피 디스크 드라이버의 번지를 지정하여 공용으로 제어하기 위함이고, 1대의 플로피 디스크 드라이버만 사용하는 경우에는 선택스위치(S4)만 단락시킴으로서 드라이버 선택신호단자(
Figure kpo00014
)에 인가되는 선택신호에 관계없이 각종 제어신호 검출제어용 집적소자(IC1)의 드라이버 선택단자(DS)에 저전위 신호가 인가되어 그를 구동상태로 만든다.In the initial state in which 5V and 12V power are applied to the power supply terminals B 1 + and B 2 + , the integrated device IC 1 for detecting and controlling various control signals is controlled by the resistor R 9 and the capacitor C 2 . Cleared to maintain initial status. In this state, short-circuit the driver selection switch (S 0 -S 3 ), and the corresponding driver selection signal terminal (
Figure kpo00012
) When applied with the low selection signal potential signal that the low potential signal is applied to a driver selection terminals (DS) of the various control signal detection control integrated device (IC 1), the integrated device (IC 1) in is in the driving state his The high potential signal is output to the driver driving detection signal output terminal DCH, and the high potential signal is applied to one input terminal of the NAND gate NAND 1 , so that the reproduction data output terminal of the recording / reproducing control integrated device IC 2 is provided. The regeneration data output from the RD can be output through the NAND gate NAND 1 , and the high potential signal is inverted into a low potential signal in the inverter I 8 and then through the resistor R 6 . Since the LED is applied to the cathode of the LED for driving the driver driving display, the LED is turned on to indicate the driver driving state. In the above, four floppy disk driver selection terminals (
Figure kpo00013
) Is applied to the driver selection terminal (DS) of various integrated control signals (IC 1 ) for detecting various control signals through the selection switches (S 0 -S 3 ). In order to control publicly by designating address, in case of using only one floppy disk driver, short selector switch (S 4 ) to shorten driver selection signal terminal (
Figure kpo00014
) The various control signals for controlling the integrated detection element (low potential signal to the driver selection terminals (DS) of the IC 1), regardless of the selection signal applied to the application it makes him to the drive state.

이와 같이 각종 제어신호 검출제어용 집적소자(IC1)가 구동상태로 되었을 때 스핀들모우터 온신호단자(

Figure kpo00015
)에 저전위 신호인 스핀들모우터 온신호가 인가되면, 그 저전위 신호는 저항(R2)을 통해 각종 제어신호 검출제어용 집적소자(IC1)의 스핀들모우터 온신호입력단자(MON)에 인가되므로 그의 스핀들모우터 구동신호출력단자(MEN)에 고전위 신호가 출력되고, 이 고전위 신호는 인버터(I5)에서 저전위 신호로 반전되어 스핀들모우터 구동인에이블 단자(
Figure kpo00016
)에 인가되므로 그 스핀들모우터는 구동되어진다.As described above, when the integrated control device IC 1 for driving various control signals is driven, the spindle motor ON signal terminal (
Figure kpo00015
When the low potential signal is applied to the spindle motor on signal, the low potential signal is transmitted to the spindle motor on signal input terminal MON of the control element IC 1 for detecting various control signals through the resistor R 2 . Since it is applied, a high potential signal is output to its spindle motor drive signal output terminal (MEN), and this high potential signal is inverted into a low potential signal at the inverter (I 5 ) so that the spindle motor drive enable terminal (
Figure kpo00016
The spindle motor is driven.

이와 같이 스핀들모우터가 구동되고, 디스크가 검출되어 디스크 검출신호단자(DISNS)에 인가된 검출신호는 각종 제어신호 검출제어용 집적소자(IC1)의 디스크 검출신호 입력단자(DIS)에 인가되므로 그에 따른 신호가 그의 출력단자(RDY)에 출력되고, 이 출력신호는 인버터(I4)에서 반전된 후 준비신호 출력단자(RDY)에 인가되므로 컴퓨터의 플로피 디스크 드라이버 콘트롤러에서 그에 따른 제어를 행하게 된다.In this way, the spindle motor is driven, the disk is detected, and the detection signal applied to the disk detection signal terminal DISNS is applied to the disk detection signal input terminal DIS of the various control signal detection and control integrated devices IC 1 . The corresponding signal is output to its output terminal RDY, and this output signal is inverted by the inverter I 4 and then applied to the ready signal output terminal RDY, so that the floppy disk driver controller of the computer performs control accordingly.

마찬가지로, 스핀들모우터가 구동됨에 따라 기록프로텍트, 트랙제로 및 인덱스홀 검출신호단자(WPSNS), (TZSNS), (INSNS)에 인가된 검출신호는 각종 제어신호 검출제어용 집적소자(IC1)의 입력단자(WPS), (TZS), (IDS)에 인가되므로 그에 따른 신호가 그의 출력단자(WP), (TZ), (IDX)로 각기 출력되고, 이와 같이 출력된 신호는 인버터(I1),(I3),(I2)에서 각기 반전된 후 기록프로텍트, 트랙제로 및 인덱스홀 검출신호 출력단자(

Figure kpo00017
), (
Figure kpo00018
), (
Figure kpo00019
)에 인가되므로 컴퓨터의 플로피 디스크 드라이버 콘트롤러에서 그에 따른 제어를 행하게 된다.Similarly, as the spindle motor is driven, detection signals applied to the write protect, track zero, and index hole detection signal terminals WPSNS, TZSNS, and INSNS are input to various control signal detection control integrated elements IC 1 . terminal (WPS), (TZS), so is the (IDS) the signal according to and each output to its output terminal (WP), (TZ), (IDX), of this way the output signal is an inverter (I 1), The write protect, track zero and index hole detection signal output terminals after inverting at (I 3 ) and (I 2 ), respectively.
Figure kpo00017
), (
Figure kpo00018
), (
Figure kpo00019
Is controlled by the floppy disk driver controller of the computer.

그리고, 기록게이트 신호단자(

Figure kpo00020
)에 기록게이트신호인 저전위 신호가 인가되면, 그 저전위 신호는 저항(R5)을 통해 각종 제어신호 검출제어용 집적소자(IC1)의 기록게이트신호 입력단자(WG)에 인가되므로 그의 기록인에이블신호 출력단자(WE)에 고전위 신호가 출력되고, 이 고전위 신호는 인버터(I7)에서 저전위 신호로 반전된 후 기록/재생제어용 집적소자(IC2)의 재생/기록제어단자(R/W)에 인가되므로 그 기록/재생제어용 집적소자(IC2)는 기록모드로 되어 그 동작을 수행하게 된다. 한편, 이때 스위치 필터신호 출력단자(SWF)에 출력된 신호는 인버터(I6)에서 반전되어 기록/재생제어용 집적소자(IC2)의 전류부스트 팩터단자(CB)에 인가되므로 그에 따른 동작을 수행하게 된다.Then, the recording gate signal terminal (
Figure kpo00020
When the low potential signal, which is a recording gate signal, is applied to the recording gate signal input terminal WG of the control signal detecting control integrated device IC 1 through the resistor R 5 , the low potential signal is applied to the recording gate signal. A high potential signal is output to the enable signal output terminal WE, and this high potential signal is inverted into a low potential signal at the inverter I 7 and then a reproduction / recording control terminal of the integrated device IC 2 for recording / reproducing control. Since it is applied to (R / W), the recording / reproducing control integrated device IC 2 enters the recording mode and performs its operation. On the other hand, at this time, the signal output to the switch filter signal output terminal (SWF) is inverted in the inverter (I 6 ) is applied to the current boost factor terminal (CB) of the recording / reproducing control integrated device (IC 2 ) to perform the operation accordingly Done.

따라서, 상기와 같이 기록/재생제어용 집적소자(IC2)가 기록모드로 된 상태에서 헤드선택 신호단자(HSS)에 하면헤드 선택신호인 저전위 신호가 인가되면 소거신호 출력단자(E0)에는 저전위 신호가 출력되고, 헤드선택신호 출력단자(CT0)에는 고전위 신호가 출력되어 소거헤드(EH0) 및 기록/재생헤드(CH0)의 중간탭에 인가된다. 이에 따라, 이때 기록데이타 신호단자(WRD)에 기록데이타가 인가되어 기록/재생제어용 집적소자(IC2)의 기록데이타 입력단자(WD)에 인가되면 그 기록데이타는 기록/재생헤드(CH0)를 통해 디스크의 트랙에 기록되고, 이때 기록되는 디스크의 트랙 양 사이를 소거헤드(EH0)로 소거하여 트랙간에 중복되는 잡음신호를 제거하게 된다.Therefore, if the low potential signal, which is the head selection signal, is applied to the head selection signal terminal HSS while the recording / reproducing control integrated device IC 2 is in the recording mode as described above, the erasing signal output terminal E 0 is applied to the head selection signal terminal HSS. The low potential signal is output, and a high potential signal is output to the head selection signal output terminal CT 0 and applied to the intermediate taps of the erase head EH 0 and the recording / reproducing head CH 0 . Accordingly, when the recording data is applied to the recording data signal terminal WRD and applied to the recording data input terminal WD of the recording / reproducing control integrated device IC 2 , the recording data is recorded / reproducing head CH 0 . The tracks are recorded on tracks of the disks, and the noise between the tracks of the recorded disks is erased by the erasing head EH 0 to remove the noise signals overlapping between the tracks.

그리고, 헤드선택신호단자(HSS)에 상면헤드 선택신호인 고전위 신호가 인가되면, 소거신호 출력단자(E1)에는 저전위 신호가 출력되고, 헤드선택신호 출력단자(CT1)에는 고전위 신호가 출력되어 소거헤드(EH1) 및 기록/재생헤드(CH1)의 중간탭에 인가되므로 상기와 같이 기록/재생제어용 집적소자(IC2)의 기록데이타 입력단자(WD)에 인가된 기록데이타는 기록/재생헤드(CH1)를 통해 디스크의 트랙에 기록되고, 이때 기록되는 디스크의 트랙 양 사이를 소거헤드(EH1)로 소거하여 트랙간에 중복되는 잡음신호를 제거하게 된다.When the high potential signal, which is the top head selection signal, is applied to the head selection signal terminal HSS, a low potential signal is output to the erasing signal output terminal E 1 , and a high potential is applied to the head selection signal output terminal CT 1 . Since the signal is output and applied to the intermediate taps of the erasing head EH 1 and the recording / reproducing head CH 1 , the recording applied to the recording data input terminal WD of the recording / reproducing control integrated device IC 2 as described above. Data is recorded on the tracks of the disc via the recording / playback head CH 1 , and at this time, the erase head EH 1 is erased between the track amounts of the recorded discs to eliminate the noise signal overlapping between the tracks.

그리고, 기록게이트 신호단자(

Figure kpo00021
)에 기록게이트 신호가 인가되지 않으면, 즉 기록게이트 신호단자(
Figure kpo00022
)에 고전위 신호가 인가되어 각종 제어신호 검출제어용 집적소자(IC1)의 기록게이트신호 입력단자(WG)에 인가되면 그의 기록인에이블신호 출력단자(WE)에 저전위 신호가 출력되고, 이 저전위 신호는 인버터(I7)에서 고전위 신호로 반전된 후 기록/재생제어용 집적소자(IC2)의 재생/기록제어단자(R/W)에 인가되므로 그 기록/재생제어용 집적소자(IC2)는 재생모드로 되고, 따라서, 이때 헤드선택신호단자(HSS)에 하면헤드선택신호인 저전위 신호가 인가되면 헤드선택신호 출력단자(CT0)에 고전위 신호가 출력되어 기록/재생헤드(CH0)의 중간탭에 인가되므로 기록/재생헤드(CH0)는 디스크의 트랙에 기록된 데이터를 독출하게 되고, 이와 같이 독출된 재생데이타는 재생데이타 출력단자(RD)로 출력된 후 낸드게이트(NAND1)를 통해 재생데이타 출력단자(
Figure kpo00023
)에 인가된다. 마찬가지로, 헤드선택신호단자(HSS)에 상면헤드선택신호인 고전위 신호가 인가되면 헤드선택신호 출력단자(CT1)에 고전위 신호가 출력되어 기록/재생헤드(CH1)의 중간탭에 인가되므로 기록/재생헤드(CH1)는 디스크의 트랙에 기록된 데이터를 독출하여 재생데이타를 출력단자(RD)로 출력하게 된다.Then, the recording gate signal terminal (
Figure kpo00021
Is not applied to the recording gate signal terminal, i.e., the recording gate signal terminal (
Figure kpo00022
When the high potential signal is applied to the write gate signal input terminal WG of the control element IC 1 for various control signal detection and control, the low potential signal is output to the write enable signal output terminal WE. Since the low potential signal is inverted into a high potential signal in the inverter I 7 and applied to the reproduction / record control terminal R / W of the recording / reproducing control integrated device IC 2 , the recording / reproducing control integrated device IC 2 ) is in the regeneration mode. Therefore, if the low potential signal, which is the head selection signal, is applied to the head selection signal terminal HSS, a high potential signal is output to the head selection signal output terminal CT 0 to record / reproduce the head. (CH 0) recording / playback, so applied to the middle tab, the head of the (CH 0) is to read out the data recorded on the disc track, the thus read out reproduction data is then output to the playback data output terminal (RD) nand Play data output terminal through gate (NAND 1 )
Figure kpo00023
Is applied. Similarly, when a high potential signal, which is a top head selection signal, is applied to the head selection signal terminal HSS, a high potential signal is output to the head selection signal output terminal CT 1 and applied to the middle tap of the recording / reproducing head CH 1 . Therefore, the recording / playback head CH 1 reads out the data recorded on the track of the disc and outputs the playback data to the output terminal RD.

여기서, 기록/재생제어용 집적소자(IC2)의 주변소자인 콘덴서(C11-C14), 저항(R21-R23) 및 코일(L2-L3)은 잡음신호를 제거하기 위한 저역통과 필터용이고, 저항(R19,R20) 및 콘덴서(C10)는 미분용이며, 저항(R18,R19) 및 콘덴서(C8,C9)는 디지탈 필터 시정수용이고, 저항(R16) 및 콘덴서(C7)는 자동이득 제어용이다.Here, the capacitors C 11 -C 14 , the resistors R 21- R 23 , and the coils L 2- L 3 , which are peripheral elements of the integrated device IC 2 , for recording / reproducing control, have a low range for removing a noise signal. For the pass filter, the resistors (R 19 , R 20 ) and the capacitor (C 10 ) are for differentiation, the resistors (R 18 , R 19 ) and the capacitors (C 8 , C 9 ) are for the digital filter time constant, R 16 ) and condenser C 7 are for automatic gain control.

한편, 헤드케리지가 영트랙을 향하여 방향선택 신호단자(

Figure kpo00024
)에 고전위 신호가 인가되면, 이 고전위 신호는 저항(R3)을 통해 각종 제어신호 검출제어용 집적소자(IC1)의 방향선택신호 입력단자(DIR)에 인가되므로 스텝신호단자(
Figure kpo00025
)에 스텝신호인 저전위 신호가 인가되어 그의 스텝신호 입력단자(STEP)에 인가될 때마다 그의 스텝모우터 파워새빙 출력단자(SMPS)에는 저전위 신호가 출력되고, 스텝신호 출력단자(øA),(øB)에는 "1", "1"→"0", "1"→"0", "0"→"1", "0"→"1", "1"(여기서, "1"은 고전위 신호, "0"은 저전위 신호이다)의 순서의 신호가 출력된다. 따라서, 첫번째 스텝신호가 인가될 때 스텝신호 출력단자(øA),(øB)에서 출력된 고전위 신호는 인버터(I11),(I12)에서 저전위 신호로 각각 반전된 후 스텝모우터 입력단자(Y1),(Y2)에 인가되고, 상기 고전위 신호는 인버터(I13),(I15)에서 저전위 신호로 각각 반전된 후 인버터(I14),(I16)에서 다시 고전위 신호로 각각 반전되어 스텝모우터 입력단자(Y3),(Y4)에 인가되며, 마찬가지로 두번째 스텝신호가 인가되어 스텝신호 출력단자(øA)에는 저전위 신호가 출력되고 스텝신호 출력단자(øB)에는 고전위 신호가 출력되므로 스텝모우터 입력단자(Y2),(Y3)에는 저전위 신호가 인가되고, 스텝모우터 입력단자(Y1),(Y4)에는 고전위 신호가 인가된다.On the other hand, the head carriage is directed toward the zero track.
Figure kpo00024
When the high potential signal is applied to the signal), the high potential signal is applied to the direction selection signal input terminal DIR of the control signal detection control integrated device IC 1 through the resistor R 3 , so that the step signal terminal (
Figure kpo00025
When a low potential signal, which is a step signal, is applied to its step signal input terminal STEP, a low potential signal is output to its step motor power saving output terminal SMPS, and a step signal output terminal ø A ), (ø B ) contains "1", "1" → "0", "1" → "0", "0" → "1", "0" → "1", "1" (where " 1 " is a high potential signal, " 0 " is a low potential signal. Therefore, when the first step signal is applied, the high potential signal output from the step signal output terminals ø A and ø B is inverted to low potential signals from the inverters I 11 and I 12 , respectively, and then step-down Input terminals (Y 1 ) and (Y 2 ), and the high potential signal is inverted into a low potential signal at inverters (I 13 ) and (I 15 ), respectively, and then inverters (I 14 ) and (I 16 ). Are inverted into a high potential signal at and are applied to the step motor input terminals (Y 3 ) and (Y 4 ), and a second step signal is also applied to output a low potential signal to the step signal output terminal (ø A ). a signal output terminal (ø B) is a classic, because the above signals are output step Motor input terminal (Y 2), (Y 3 ) is applied to a low potential signal, step Motor input terminal (Y 1), (Y 4 ) The high potential signal is applied.

결국, 이때에는 스텝신호가 인가될 때마다 스텝모우터 입력단자(Y1-Y4)에는 Y1, Y2→Y2, Y3→Y3, Y4→Y4, Y1순서로 저전위 신호가 인가되고, 한편 스텝신호가 인가될 때마다 스텝모우터 파워새빙 출력단자(SMPS)에 출력된 저전위 신호는 인버터(I9)에서 고전위 신호로 반전된 후 인버터(I10)에서 다시 저전위 신호로 반전되어 트랜지스터(TR1)를 온시키므로 전원단자(B2)에 인가된 12V 전원이 스텝모우터 구동전원단자(PS)에 인가된다. 따라서, 스텝모우터는 플로피 디스크 드라이버 콘트롤러의 스텝신호제어에 따른 스템신호만큼 정회전되어 헤드케리지를 영트랙 방향으로 이동시키게 되고, 스텝신호가 인가되지 않는 동안에는 트랜지스터(TR1)가 오프되어 전원단자(B1 +)에 인가된 5V 전원이 다이오드(D1)를 통해 스텝모우터 구동전원단자(PS)에 인가되므로 헤드케리지는 그 상태를 유지하게 된다.In this case, whenever the step signal is applied, the step motor input terminals (Y 1 to Y 4 ) are low in the order of Y 1 , Y 2 → Y 2 , Y 3 → Y 3 , Y 4 → Y 4 , and Y 1 . When the potential signal is applied and the step signal is applied, the low potential signal output to the step motor power saving output terminal SMPS is inverted to a high potential signal at the inverter I 9 and then at the inverter I 10 . Inverted to the low potential signal again to turn on the transistor TR 1 , the 12V power applied to the power supply terminal B 2 is applied to the step motor driving power supply terminal PS. Therefore, the step motor is rotated forward by the stem signal according to the step signal control of the floppy disk driver controller to move the head carriage in the direction of the zero track, and the transistor TR 1 is turned off while the step signal is not applied to the power terminal ( Since the 5V power applied to B 1 + ) is applied to the step motor driving power supply terminal PS through the diode D 1 , the head carriage is maintained in that state.

그리고, 헤드케리지가 외곽트랙을 향하여 방향선택신호 단자(

Figure kpo00026
)에 저전위 신호가 인가되는 경우에는 스텝신호단자(
Figure kpo00027
)에 스텝신호인 저전위 신호가 인가될 때마다 각종 제어신호 검출제어용 집적소자(IC1)의 스템모우터 파워새빙 출력단자(SMPS)에는 저전위 신호가 출력되고, 스텝신호 출력단자(øA),(øB)에는 "1", "1"→"1", "0"→"0", "0"→"0", "1"→"1", "1" 순서의 신호가 출력되고, 따라서, 이때 스텝신호가 인가될 때마다 스텝모우터 입력단자(Y1-Y4)에는 Y2, Y1→Y1, Y4→Y4, Y3→Y3, Y2→Y2, Y1순서로 저전위 신호가 인가되고, 전원단자(B2 +)에 인가된 12V 전원이 스텝모우터 구동전원단자(PS)에 인가되므로 스텝모우터는 그 스텝신호만큼 역회전되어 헤드케리지를 외곽트랙 방향으로 이동시키게 되고, 스텝신호가 인가되지 않는 동안에는 전원단자(B1 +)에 인가된 5V 전원에 의해 그 상태를 유지하게 된다.Then, the head carriage is directed toward the outer track.
Figure kpo00026
If a low potential signal is applied to the step signal terminal (
Figure kpo00027
When a low potential signal is applied as a step signal, a low potential signal is output to the stem motor power saving output terminal SMPS of the control signal detection control integrated device IC 1 , and the step signal output terminal ø A ), (ø B ) has the signals "1", "1" → "1", "0" → "0", "0" → "0", "1" → "1", and "1". are output, and therefore, at this time every time the application of the step signal step Motor input terminal (Y 1 -Y 4) include Y 2, Y 1 → Y 1 , Y 4 → Y 4, Y 3 → Y 3, Y 2 → Since the low potential signal is applied in the order of Y 2 and Y 1 , and the 12V power applied to the power terminal B 2 + is applied to the step motor driving power terminal PS, the step motor is reversed by the step signal and the head The carriage is moved in the outer track direction, and the state is maintained by the 5V power applied to the power supply terminal B 1 + while the step signal is not applied.

이상에서와 같이 본 발명은 집적소자 2개를 사용한 간단한 회로로 컴퓨터에서 처리된 데이터 및 디스크에 기록된 데이터를 정확히 기록 및 독출할 수 있게 되고, 플로피 디스크 드라이버 콘트롤러의 제어신호가 정확히 전달되고, 기록 및 재생시의 각 상태 검출신호가 컴퓨터의 플로피 디스크 드라이버 콘트롤러에 정확히 전달되며, 특히 스텝모우터 구동제어시에 이중전원을 이용하여 스텝신호가 인가되는 동안에는 높은 전압으로 스텝모우터를 회전시키고 스텝신호가 인가되지 않는 동안에는 낮은 전압으로 스텝모우터의 그 상태를 유지시키므로 필요없는 전력소모가 방지되는 효과가 있게 된다.As described above, the present invention enables a computer to accurately record and read data processed by a computer and data recorded on a disk by using a simple circuit using two integrated devices, and a control signal of a floppy disk driver controller is correctly transmitted and recorded. And state detection signals during playback are correctly transmitted to the floppy disk driver controller of the computer. In particular, during step motor driving control, the step motor is rotated with a high voltage while the step signal is applied by using a dual power supply. While not applied, it maintains the state of the step motor at a low voltage, thereby preventing unnecessary power consumption.

Claims (1)

플로피 디스크 드라이버의 구동회로에 있어서, 플로피 디스크 드라이버 선택신호단자(
Figure kpo00028
)를 드라이버 선택스위치(S0-S3)를 각기 통해 각종 제어신호 검출제어용 집적소자(IC1)의 드라이버 선택단자(DS)에 접속하여, 그의 스위치 필터신호 출력단자(SWF) 및 기록인에이블신호 출력단자(WE)를 인버터(I6),(I7)를 각기 통하여 기록/재생제어용 집적소자(IC2)의 전류부스터 팩터단자(CB) 및 재생/기록 제어단자(R/W)에 접속함과 아울러 그 집적소자(IC1), (IC2)의 드라이버 구동검출신호 출력단자(DCH) 및 재생데이타 출력단자(RD)를 낸드게이트(NAND1)를 통하여 재생데이타 출력단자(
Figure kpo00029
)에 접속하며, 상기 각종 제어신호 검출제어용 집적소자(IC1)의 스텝모우터 파워새빙 출력단자(SMPS)는 인버터(I9),(I10)를 통해 에미터가 전원단자(S2 +)에 접속된 트랜지스터(TR1)의 베이스측에 접속하여 그의 콜렉터 및 전원단자(B1 +)에 접속된 다이오드(D1)를 스텝모우터 구동전원단자(PS)에 접속하고, 상기 각종 제어신호 검출제어용 집적소자(IC1)의 스텝신호 출력단자(øA),(øB)는 인버터(I11),(I12)를 각기 통해서는 스텝모우터 입력단자(Y1),(Y2)에 접속함과 아울러 인버터(I13,I14), (I15,I16)를 각기 통해서는 스텝모우터 입력단자(Y3),(Y4)에 접속하여 구성된 것을 특징으로 하는 플로피 디스크 드라이버의 구동회로.In the drive circuit of the floppy disk driver, a floppy disk driver selection signal terminal (
Figure kpo00028
) Is connected to the driver selection terminal (DS) of the control signal detection control integrated device (IC 1 ) through the driver selector switch (S 0 -S 3 ), respectively, and its switch filter signal output terminal (SWF) and write enable to the signal output terminal (WE) inverter (I 6), (I 7 ) current booster factor terminal (CB) and the play / write control terminal (R / W) of a recording / reproduction control integrated device (IC 2) for through each In addition to the connection box, the driver driving detection signal output terminal DCH and the regeneration data output terminal RD of the integrated devices IC 1 and IC 2 are connected to the regeneration data output terminal through the NAND gate NAND 1 .
Figure kpo00029
The step motor power saving output terminal SMPS of the various control signal detection control integrated devices IC 1 is connected to the power supply terminal S 2 + through the inverters I 9 and I 10 . ) Is connected to the base side of the transistor TR 1 connected to the circuit board, and the diode D 1 connected to the collector thereof and the power supply terminal B 1 + is connected to the step motor driving power supply terminal PS. The step signal output terminals ø A and ø B of the signal detection control integrated device IC 1 are connected to the step motor input terminals Y 1 and Y through the inverters I 11 and I 12 , respectively. 2 ) a floppy, characterized in that connected to the step motor input terminals (Y 3 ), (Y 4 ) through the inverters I 13 , I 14 and (I 15 , I 16 ), respectively. Drive circuit of disk driver.
KR1019860003475A 1986-05-02 1986-05-02 Operating circuit for fdd KR900004867B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860003475A KR900004867B1 (en) 1986-05-02 1986-05-02 Operating circuit for fdd

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860003475A KR900004867B1 (en) 1986-05-02 1986-05-02 Operating circuit for fdd

Publications (2)

Publication Number Publication Date
KR870011602A KR870011602A (en) 1987-12-24
KR900004867B1 true KR900004867B1 (en) 1990-07-08

Family

ID=19249784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860003475A KR900004867B1 (en) 1986-05-02 1986-05-02 Operating circuit for fdd

Country Status (1)

Country Link
KR (1) KR900004867B1 (en)

Also Published As

Publication number Publication date
KR870011602A (en) 1987-12-24

Similar Documents

Publication Publication Date Title
KR910001209B1 (en) Synchronous recording circuit
KR900004867B1 (en) Operating circuit for fdd
JP3225498B2 (en) Information processing apparatus and method
JP4458842B2 (en) Peripheral device
US4769724A (en) Magnetic head drive apparatus which uses a common current source for the read/write head and the erasing head
US5293625A (en) Signal selecting circuit which selectively outputs predetermined signal to host computer compatible with plurality of computer hardware types and disk drive having such signal selecting circuit
KR920006318B1 (en) Automatic searching system for recording and reproducing system
KR870015553B1 (en) Recording / Playback Circuit of Apple Floppy Disk Driver
KR850001387Y1 (en) Head selector apparatus of disc drive
KR880000210B1 (en) Circuit for moving of floppy disc driver
JP3758931B2 (en) FDD device
JPS5835739A (en) Optical disc device
JPS58108061A (en) Magnetic disk control system
KR900008392Y1 (en) Tracking switch control circuit in video disk player
KR100454654B1 (en) Method for recording a data on recorded disc
KR0129232B1 (en) How to navigate the recording location of CDP
US6185061B1 (en) Semiconductor integrated circuit device for use in a magnetic disk drive with reduced recovery time between operations
US6262412B1 (en) Optical pick-up position detector having a motor with a controlled driving voltage
JPH0753128Y2 (en) Optical pickup device control device
JPS6044223U (en) Optical disk player head feed control device
KR0178849B1 (en) Fdd control device of personal computer
KR900010751Y1 (en) Timer operation playing circuit
JP2826355B2 (en) Stepping motor drive control circuit for disk drive
KR930004032Y1 (en) Low speed playing control circuit for vtr
KR900000493Y1 (en) Program search system of ucr

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee