KR900003776B1 - Video signal generating circuit for pip television - Google Patents

Video signal generating circuit for pip television Download PDF

Info

Publication number
KR900003776B1
KR900003776B1 KR1019870011602A KR870011602A KR900003776B1 KR 900003776 B1 KR900003776 B1 KR 900003776B1 KR 1019870011602 A KR1019870011602 A KR 1019870011602A KR 870011602 A KR870011602 A KR 870011602A KR 900003776 B1 KR900003776 B1 KR 900003776B1
Authority
KR
South Korea
Prior art keywords
digital data
pip
color
signal
data
Prior art date
Application number
KR1019870011602A
Other languages
Korean (ko)
Other versions
KR890007576A (en
Inventor
최훈순
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019870011602A priority Critical patent/KR900003776B1/en
Publication of KR890007576A publication Critical patent/KR890007576A/en
Application granted granted Critical
Publication of KR900003776B1 publication Critical patent/KR900003776B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/222—Studio circuitry; Studio devices; Studio equipment
    • H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/265—Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

The circuit for generating a PIP (picture-in-picture) video signal includes a memory (10) for storing a picture element data, a data deviding circuit (200) for separating the Y, the B-Y, and the R-Y digital datas from the PIP picture element data, a controller (20) for generating a PIP control signal, a Y-C crystal oscillator (620) for generating the colour sub-carrier frequency, a digital modulating circuit (210) for generating a modulated digital colour data according to a PIP control signal, two D/A converters (30.40) for converting the digital colour data into the analog colour signal, and a mixing circuit (610) for generating the PIP video signal.

Description

피.아이.피용 영상신호 발생회로Video signal generation circuit

제 1 도는 종래의 영상신호 발생 회로도.1 is a conventional video signal generation circuit diagram.

제 2 도는 본 발명의 회로도.2 is a circuit diagram of the present invention.

제 3 도는 제 2 도중 디지탈 변조회로의 구체회로도.3 is a detailed circuit diagram of a digital modulation circuit during a second view.

제 4 도는 제 3 도의 각 부분에 대한 동작파형도.4 is an operating waveform diagram for each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 메모리 20 : 콘트롤러10: memory 20: controller

30, 40, 50 : D-A변환기 200 : 데이터 분리회로30, 40, 50: D-A converter 200: data separation circuit

210 : 디지탈 변조회로 211, 212 : 래치회로210: digital modulation circuit 211, 212: latch circuit

213, 214 : 반전회로 215 : 변조제어회로213, 214: inversion circuit 215: modulation control circuit

216, 218 : 멀티플렉서 217 : 기준레벨데이터 발생회로216, 218: multiplexer 217: reference level data generating circuit

본 발명은 픽츄어 인 픽츄어(Picture in Picture : 이하 PIP라함)용 영상합성회로에 관한 것으로 특히 디지탈 데이터 형태로 색신호를 합성함으로 영상신호를 합성할 수 있는 PIP용 영상신호 발생회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image synthesis circuit for a picture in picture (hereinafter referred to as a PIP), and more particularly to an image signal generation circuit for a PIP capable of synthesizing an image signal by synthesizing a color signal in the form of digital data.

통상적으로 PIP영상신호 합성회로는 제 1 도와 같이 PIP용 화소데이터를 저장하고 있는 메모리(10)와, 상기 화소데이터에 대응하여 휘도신호(Y)와 색차신호(R-Y와 B-Y)의 데이터로 분리하는 데이터 분리회로(200)와, 상기 휘도신호(Y)에 대응하여 변환된 아날로그형태의 휘도신호를 발생하는 제1 D-A변환기(30)와, 상기 R-Y의 디지탈신호에 대응하여 변환된 아날로그형태의 색차신호 R-Y를 발생하는 제2 D-A변환기(40)와, 상기 B-Y의 디지탈신호에 대응하여 변환된 아날로그형태의 B-Y신호를 발생하는 제3 D-A변환기(50)와, 위상차가 다른 두 색부반송파를 발생하는 Y-C크리스탈 발진기(620)와, 상기 위상차가 다른두 색부반송파와 상기 R-Y신호 및 B-Y신호를 입력하여 상기 두 색부반송파에 의해 R-Y신호와 B-Y신호를 변조 색신호를 발생하는 아날로그 변조회로(600)와, 상기 색신호와 상기 Y신호에 응답하여 영상신호를 발생하는 혼합회로(610)로 구성되며 먼저 메모리(10)에서 저장된 PIP용 화소데이터를 읽어내어 출력하면 데이터 분리회로(200)는 PIP용 화소데이터를 Y디지탈 데이터, B-Y디지탈 데이터 R-Y디지탈 데이터로 분리하여 출력한다.Typically, the PIP video signal synthesizing circuit separates the memory 10 storing the PIP pixel data as shown in FIG. 1 into data of the luminance signal Y and the color difference signals RY and BY in correspondence to the pixel data. A data separation circuit 200, a first DA converter 30 for generating an analog signal converted in correspondence with the luminance signal Y, and a color difference in analog form converted in correspondence with the digital signal of the RY; A second DA converter 40 for generating a signal RY, a third DA converter 50 for generating an analog BY signal converted in response to the BY digital signal, and two color subcarriers having different phase differences. An YC crystal oscillator 620, an analog modulation circuit 600 for inputting two color subcarriers having different phase differences, the RY signal, and a BY signal to generate a color signal by modulating the RY signal and the BY signal by the two color subcarriers; The color And a mixed circuit 610 for generating an image signal in response to the arc and the Y signal. First, when the PIP pixel data stored in the memory 10 is read and outputted, the data separation circuit 200 outputs the PIP pixel data to Y. Digital data, BY digital data RY Digital data is output separately.

이때 제1-3 D-A변환기(30,40,50)들은 상기 Y와 R-Y, B-Y디지탈 데이터를 변환하여 아날로그형태의 Y신호와 R-Y신호, B-Y신호를 각각 발생한다.At this time, the 1-3 D-A converters 30, 40, and 50 convert the Y, R-Y, and B-Y digital data to generate analog Y signals, R-Y signals, and B-Y signals, respectively.

한편 Y-C크리스탈 발진기(620)는 위상차가 다른 두 색부반송파를 발생한다.Meanwhile, the Y-C crystal oscillator 620 generates two color subcarriers having different phase differences.

그러면 상기 두 색부반송파와 상기 R-Y신호 및 B-Y신호를 입력하는 변조회로(600)은 위상차가 다른 색부반송파로서 상기 R-Y신호와 B-Y신호를 변조한후 변조된 R-Y신호와 B-Y신호를 합성하여 색신호를 발생 출력하며 그리고 혼합회로(600)은 상기 Y신호와 색신호를 입력하여 혼합함으로서 영상신호를 합성한다.Then, the modulation circuit 600 for inputting the two color carriers, the RY signal and the BY signal is a color carrier with a different phase difference, modulates the RY signal and the BY signal, and synthesizes the modulated RY and BY signals to generate a color signal. And the mixing circuit 600 synthesizes the video signal by inputting and mixing the Y signal and the color signal.

상기와 같이 메모리(10)에 저장된 PIP용 화소데이터를 데이터 분리회로(200)로 분리한 R-Y디지탈 데이터와 B-Y디지탈 데이터를 D-A변환한 다음 아날로그 형태의 R-Y신호와 B-Y신호를 색신호로 변조함 으로서 콘트롤러(20)의 주변회로가 복잡한 문제점이 있었다.By converting the RY digital data and BY digital data obtained by separating the PIP pixel data stored in the memory 10 into the data separation circuit 200 as described above, and then modulating the analog RY signal and BY signal into color signals, the controller. The peripheral circuit of 20 had a complicated problem.

따라서 본 발명의 목적은 메모리에 저장된 PIP용 화소데이터를 분리한 디지탈형태의 색차신호 데이터를 색디지탈데이터로 변조함으로서 PIP용 디지탈 색차신호 합성회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a digital color difference signal synthesizing circuit for a PIP by modulating the color difference signal data in the digital form obtained by separating the PIP pixel data stored in the memory into color digital data.

본 발명의 또 다른 목적은 메모리에 저장된 PIP용 화소데이터를 콘트롤로서 디지탈 형태의 색차신호데이터로 분리한후 디지탈 색신호로 변조하여 회로의 구성을 간소화할 수 있는 PIP용 영상신호 합성회로를 제공함에 있다.It is still another object of the present invention to provide a PIP video signal synthesizing circuit capable of simplifying the circuit configuration by separating the PIP pixel data stored in the memory into digital color signal data as a control and then modulating the PIP pixel data into digital color signals. .

상기 목적을 달성하기 위하여 본 발명은 PIP용 화소데이터를 저장하는 메모리와, 상기 PIP용 화소데이터에 응답하여 디지탈휘도신호(Y) 데이터와 디지탈 색차신호(R-Y, B-Y)데이터를 분리하는 데이터 분리회로와, PIP제어신호를 발생하는 콘트롤로와, 색부반송파와 4배의 색부반송파를 발생하는 Y-C크리스탈발진기와, 상기 디지탈색차신호(R-Y,B-Y)데이터와 PIP제어신호 및 4배 색부반송파와 색부반송파를 입력하여 상기 색부반송파와 4배 색부반송파에 의해 디지탈 색신호데이터로 변조한후 상기 PIP제어신호에 따라 출력하는 디지탈 변조회로와, 상기 디지탈휘도신호(Y)데이터에 응답하여 아날로그 휘도신호를 발생하는 제1 D-A변환기와, 상기 디지탈 색신호데이터에 응답하여 아날로그 색신호를 발생하는 제2 D-A변환기와, 상기 아날로그 휘도신호(Y)와 아날로그 색신호에 응답하여 PIP용 영상신호를 발생하는 혼합회로로 구성한다.In order to achieve the above object, the present invention provides a memory for storing pixel data for PIP, and a data separation circuit for separating digital luminance signal (Y) data and digital color difference signal (RY, BY) data in response to the PIP pixel data. And a control channel for generating a PIP control signal, a YC crystal oscillator for generating a color carrier and four times the color carrier, the digital color difference signal (RY, BY) data, a PIP control signal, a quadruple color carrier and a color carrier. A digital modulation circuit which modulates digital color signal data by the color carrier and quadruple color carrier and outputs the signal according to the PIP control signal, and generates an analog luminance signal in response to the digital luminance signal (Y) data. A first DA converter, a second DA converter for generating an analog color signal in response to the digital color signal data, and the analog luminance signal Y and an analog Composed of a mixed circuit for generating a video signal for PIP in response to the color signal.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제 2 도는 본 발명의 회로도로서 PIP용 화소데이터를 저장하는 메모리(10)와, 상기 PIP용 화소데이터에 대응하여 디지탈 Y데이터와 디지탈 R-Y데이터와 디지탈 B-Y데이터를 분리 발생하는 데이터 분리회로(200)와, PIP제어신호를 발생하는 콘트롤러(20)와, 색부반송파와 4배의 색부반송파를 발생하는 Y-C크리스탈발진기(620)와, 상기 디지탈 B-Y데이터와 디지탈 R-Y데이터에 색부반송파,4배 색부반송파, PIP제어신호를 입력하여 상기 색부반송파와 4배의 색부반송파에 의해 상기 디지탈 B-Y데이터와 디지탈(R-Y)데이터와 디지탈 색데이터로 변조한후 상기 PIP제어신호에 따라 출력하는 디지탈 변조회로(210)와, 상기 디지탈 Y데이터에 응답하여 아날로그 Y신호를 발생하는 제1 D-A변환기(30)와, 상기 디지탈 색데이터에 응답하여 아날로그 색신호를 발생하는 제2 D-A변환기(40)와, 상기 아날로그 Y신호와 아날로그 색신호에 대응하여 영상신호를 발생하는 혼합회로(610)로 구성한다.2 is a circuit diagram of the present invention, a memory 10 for storing pixel data for PIP, and a data separation circuit 200 for separating and generating digital Y data, digital RY data, and digital BY data corresponding to the PIP pixel data. And a controller 20 for generating a PIP control signal, a YC crystal oscillator 620 for generating a color subcarrier and a color subcarrier of 4 times, a color subcarrier for the digital BY data and digital RY data, a quadruple color subcarrier, A digital modulation circuit 210 which inputs a PIP control signal and modulates the digital BY data, the digital (RY) data, and the digital color data by the color subcarrier and the color subcarrier four times and outputs the PIP control signal according to the PIP control signal; A first DA converter 30 generating an analog Y signal in response to the digital Y data, and a second DA converter 40 generating an analog color signal in response to the digital color data. , It constitutes a mixing circuit 610 for generating a video signal corresponding to the analog signal Y and the analog color signal.

제 3 도는 제 2 도중 디지탈변조회로(210)의 구체회로도로서 PIP제어신호와 B-Y디지탈 데이터를 입력하여 상기 PIP제어신호에 의해 디지탈 B-Y데이터를 전송하는 제1래치회로(211)와, PIP제어신호와 R-Y디지탈 데이터를 입력하여 상기 PIP제어신호에 의해 디지탈 R-Y데이터를 전송하는 제2래치회로(212)와,상기 전송되는 B-Y디지탈 데이터에 응답하여 B-Y보수 디지탈 데이터를 발생하는 제1반전회로(213)와,상기 전송되는 R-Y디지탈 데이터에 대응하여 R-Y보수 디지탈 데이터를 발생하는 제2반전회로(214)와, 색부반송파와 4배로 채배된 색부반송파에 대응하여 제1,2변환제어 신호를 발생하는 변환제어회로(215)와, 상기 R-Y디지탈 데이터와 R-Y보수 디지탈 데이터, B-Y디지탈 데이터, B-Y보수 디지탈 데이터를 다수의 제1-4입력포트로 입력하고 상기 제1,2변조 제어신호를 제1,2제어단자로 입력하여 상기 변조 제어신호에 의해 상기 데이터를 변조하므로서 디지탈 데이터를 발생하는 멀티플렉서(216)와, 기준레벨데이터를 발생하는 기준레벨데이터 발생회로(217)와, 상기 기준레벨데이터와 색디지탈 데이터를 제1,2입력포트로 입력하고 PIP제어신호를 제어단자로 입력하여 PIP제어신호에 의해 재생모드시 색디지탈 데이터를 출력하는 멀티플렉서(218)로 구성한다.FIG. 3 is a detailed circuit diagram of the digital modulation circuit 210 during the second phase. The first latch circuit 211 for inputting the PIP control signal and the BY digital data and transmitting the digital BY data by the PIP control signal and the PIP control signal. And a second latch circuit 212 for inputting RY digital data and transmitting digital RY data according to the PIP control signal, and a first inverting circuit 213 for generating BY maintenance digital data in response to the transmitted BY digital data. And a second inversion circuit 214 for generating RY complementary digital data in response to the transmitted RY digital data, and generating first and second conversion control signals in response to a color carrier carrier quadrupled with the color carrier. A conversion control circuit 215 and the RY digital data, RY complement digital data, BY digital data, and BY complement digital data to a plurality of first to fourth input ports, and input the first and second modulation control signals to the first and second modulation control signals. 2nd A multiplexer 216 for generating digital data by inputting to the terminal and modulating the data by the modulation control signal, a reference level data generating circuit 217 for generating reference level data, and the reference level data and color digital. The multiplexer 218 is configured to input data to the first and second input ports, input a PIP control signal to the control terminal, and output color digital data in the reproduction mode by the PIP control signal.

제 4 도는 제 3 도의 각 부분에 대한 동작파형도로서 제 4 도중 FSC는 색부반송파이고, FFSC는 주파수 채배된 색부반송파이며, A는 제1변조제어 신호이고, B는 제2변조제어 신호이며, B-Y는 B-Y디지탈 데이터이고, B-Y는 B-Y보수 디지탈 데이터이며, R-Y는 R-Y디지탈 데이터이고, R-Y는 R-Y보수 디지탈 데이터이며, CDS는 변조된 색디지탈 데이터이다.4 is an operating waveform diagram for each part of FIG. 3, where FSC is a color carrier and FFSC is a frequency-multiplied color carrier, A is a first modulation control signal, and B is a second modulation control signal. BY is BY digital data, BY is BY complement digital data, RY is RY digital data, RY is RY complement digital data, and CDS is modulated color digital data.

먼저 디지탈변조회로(210)를 제 3 도와 제 4 도를 참조 설명하면 제1래치회로(211)는 PIP제어신호를 제어단자로 입력함과 동시에 제 4 도 B-Y와 같은 B-Y디지탈 데이터를 데이터 분리회로(200)로부터 입력하여 상기 PIP제어신호에 의해 B-Y디지탈 데이터를 제1반전회로(213)와 멀티플렉서(216)로 전송 출력하고, 제2래치회로(212)는 PIP제어신호를 제어단자로 입력함과 동시에 제 4 도 R-Y와 같은 R-Y디지탈 데이터를 데이터 분리회로(212)로 부터 입력하여 상기 PIP제어신호에 의해 상기 R-Y디지탈 데이터를 제2반전회로(214)와 멀티플렉서(216)로 전송출력한다.First, the digital modulation circuit 210 will be described with reference to FIGS. 3 and 4. The first latch circuit 211 inputs a PIP control signal to a control terminal and simultaneously divides BY digital data such as BY 4 from the data separation circuit. Input from (200) and transmits BY digital data to the first inverting circuit 213 and the multiplexer 216 by the PIP control signal, the second latch circuit 212 inputs the PIP control signal to the control terminal. At the same time, RY digital data such as RY shown in FIG. 4 is inputted from the data separation circuit 212 to transmit and output the RY digital data to the second inverting circuit 214 and the multiplexer 216 by the PIP control signal.

그리고 상기 B-Y디지탈 데이터를 입력하는 제1반전회로(213)는 상기 B-Y디지탈 데이터를 반전시켜 B-Y디지탈 데이터의 1의 보수인 제 4 도 B-Y와 같은 B-Y보수 디지탈 데이터를 발생 멀티플렉서(216로) 출력하고, 상기 R-Y디지탈 데이터를 입력하는 제2반전회로(214)도 상기 R-Y디지탈 데이터를 반전시켜 R-Y디지탈 데이터의 1의 보수인 제 4 도 R-Y와 같은 R-Y보수 디지탈 데이터를 발생 멀티플렉서(216)로 출력한다.The first inverting circuit 213 for inputting the BY digital data inverts the BY digital data and outputs BY complementary digital data such as the fourth complement BY, which is 1's complement of BY digital data, to the generation multiplexer 216. The second inverting circuit 214 for inputting the RY digital data also inverts the RY digital data and outputs the RY complementary digital data such as RY 4, which is 1's complement of the RY digital data, to the generation multiplexer 216. .

이때 변환제어회로(215)는 제 4 도 FSC와 같은 색부반송파와 제 4 도 FFSC와 같은 조정비로 주파수 채배된 색부반송파를 입력하여 상기 색부반송파와 주파수 채배된 색부반송차로서 상기 주파수 채배된 색부반송파를 이분주한 제 4 도 a와 같은 제1변조 제어신호와 상기 제1변조 제어신호를 이분주한 파형과 같이 제 4 도 b와 같은 제2변조 제어신호를 발생 출력한다.At this time, the conversion control circuit 215 inputs the color carriers as shown in FIG. 4 FSC and the color carriers frequency-multiplied at the same adjustment ratio as in FIG. A second modulation control signal as shown in FIG. 4B is generated and output, as shown in FIG. 4A, wherein the first modulation control signal as shown in FIG.

그러면 상기 제1,2변조 제어신호를 제1,2제어단자로 입력하고 상기 B-Y디지탈 데이터를 제1입력포트로 상기 B-Y보수 디지탈 데이터를 제2입력포트로 상기 R-Y디지탈 데이터를 제3입력포트로 상기 R-Y보수 디지탈 데이터를 제4입력포트로 각각 입력하는 멀티플렉서(216)은 상기 변조 제어신호에 의해 상기4개의 데이터를 선택 출력함으로서 제 4 도 CDS와 같은 색디지탈 데이터로 변조하게 되는데 제 4 도 a와 b와 같이 변환제어신호가 "0"일때는 R-Y디지탈 데이터를 선택출력하고 "1"일때는 B-Y디지탈 데이터를 선택출력하며 "10"일때는 R-Y보수 디지탈 데이터를 그리고 "11"일때는 B-Y보수 디지탈 데이터를 각각 선택출력함으로서 변조하여 제 4 도 DSC와 같은 색디지탈 데이터를 발생/출력포트를 통해 멀티플렉서(218)로 출력한다.Then, the first and second modulation control signals are input to the first and second control terminals, and the BY digital data is input to the first input port, and the BY maintenance digital data is input to the second input port, and the RY digital data is input to the third input port. The multiplexer 216 for inputting the RY complementary digital data to the fourth input port respectively modulates the RY complementary digital data into color digital data such as CD4 of FIG. 4 by selectively outputting the four data according to the modulation control signal. As shown in b and b, the RY digital data is selectively outputted when the conversion control signal is "0", the BY digital data is selected and outputted when the "1" is selected, and the RY complementary digital data is set when the value is "10". By selectively outputting the digital data, the digital data is modulated and output to the multiplexer 218 through the generation / output port.

그리고 기준레벨 발생회로(217)은 일정한 기준레벨상태를 유지하는 기준레벨데이터를 발생 멀티플렉서(218)로 출력한다.The reference level generator 217 then outputs reference level data to the generation multiplexer 218 which maintains a constant reference level state.

상기 색디지탈 데이터를 제1입력포트로 그리고 상기 기준레벨데이터를 제2입력포트로 입력하는 동시에 콘트롤러(20) 발생하는 PIP제어신호를 제어단자로 입력하는 멀티플렉서(218)는 상기 PIP제어신호를 제어단자로 입력하는 멀티플렉서(218)는 상기 PIP제어신호에 의해 메인화면에 PIP영상신호가 실리는 구간일때에만 상기 색디지탈 데이터를 선택출력하고 메인화면에 PIP영상신호가 실리지않는 구간에서는 상기 기준레벨 데이터를 선택출력한다.The multiplexer 218 for inputting the color digital data to the first input port and the reference level data to the second input port and inputting the PIP control signal generated by the controller 20 to the control terminal controls the PIP control signal. The multiplexer 218 input to the terminal selects and outputs the color digital data only when the PIP video signal is loaded on the main screen by the PIP control signal, and the reference level data when the PIP video signal is not loaded on the main screen. Select output.

따라서 본 발명을 제 2 도와 제 3 도를 참조하여 상세히 설명한다.Accordingly, the present invention will be described in detail with reference to FIGS. 2 and 3.

제 2 도의 상기 메모리(10)는 저장된 PIP용 화소데이터를 읽어내어 데이터 분리회로(200)로 출력하면 상기 PIP용 화소데이터를 입력하는 데이터 분리회로(200)는 상기 PIP용 화소데이터를 분리하여 Y디지탈 데이터와 B-Y디지탈 데이터와 R-Y디지탈 데이터를 발생 Y디지탈 데이터는 제1 D-A변환기(30) 그리고 B-Y디지탈 데이터와 R-Y디지탈 데이터는 디지탈 변조회로(210)로 출력한다.When the memory 10 of FIG. 2 reads the stored PIP pixel data and outputs the data to the data separation circuit 200, the data separation circuit 200 for inputting the PIP pixel data separates the PIP pixel data and Y. Digital data, BY digital data, and RY digital data are generated. The Y digital data is output to the first DA converter 30, and the BY digital data and RY digital data are output to the digital modulation circuit 210.

이때 콘트롤러(20)는 PIP제어신호를 발생하고, Y-C크리스탈발진기(620)는 색부반송파와 4배 색부반송파를 발생한다.In this case, the controller 20 generates a PIP control signal, and the Y-C crystal oscillator 620 generates a color carrier and a quadruple color carrier.

상기 PIP제어신호와 상기 색부반송파 및 4배 색부반송부, 상기 B-Y디지탈 데이터, 상기 R-Y디지탈 데이터를 입력하는 디지탈변조회로(210)은 상기 제 2 도에 설명한 바와같이 동작하여 색디지탈 데이터를 발생하여 제2 D-A변환기(40)로 출력한다.The digital modulation circuit 210 for inputting the PIP control signal, the color carrier and the quadruple color carrier, the BY digital data, and the RY digital data operates as described in FIG. 2 to generate color digital data. Output to the second DA converter 40.

이때 상기 Y디지탈 데이터를 입력하는 제1 D-A변환기(30)는 상기 Y디지탈 데이터를 아날로그 Y신호로 변환하여 혼합회로(610)로 출력하고, 상기 색디지탈 데이터를 입력하는 제2 D-A변환기(40)도 상기 색디지탈 데이터를 아날로그 색신호로 변환하여 혼합회로(610)로 출력한다.At this time, the first DA converter 30 for inputting the Y digital data converts the Y digital data into an analog Y signal and outputs the mixed circuit 610 to the second DA converter 40 for inputting the color digital data. The color digital data is converted into an analog color signal and output to the mixing circuit 610.

그러면 상기 아날로그 Y신호를 제1입력단자로 입력함과 동시에 아날로그 색신호를 제2입력단자로 입력하는 혼합회로(610)는 상기 아날로그색신호와 아날로그 Y신호를 혼합하여 영상신호를 발생한다.Then, the mixing circuit 610 for inputting the analog Y signal to the first input terminal and the analog color signal to the second input terminal generates a video signal by mixing the analog color signal and the analog Y signal.

따라서 상술한 바와같이 븐 고안은 디지탈 데이터 상태에서 색차신호를 변조하여 D-A변환한후 휘도신호와 혼합함으로서 영상신호의 디지탈화 할수 있는 이점과 주변회로를 간소화할 수 있는 잇점이 있다.Therefore, as described above, the inventive concept has the advantage that the image signal can be digitalized and the peripheral circuit can be simplified by modulating the color difference signal in the digital data state, performing D-A conversion, and mixing the luminance signal with the luminance signal.

Claims (2)

PIP용 영상신호 합성회로에 있어서, PIP용 화소데이터를 저장하는 메모리(10)와, 상기 PIP용 화소데이터에 Y디지탈 데이터와 B-Y디지탈 데이터 R-Y디지탈 데이터를 분리 데이터 분리회로(200)와, PIP제어신호를 발생하는 콘트롤러(20)와, 색부반송파와 4배의 색부반송파를 발생하는 Y-C크리스탈발진기(620)와, 상기 R-Y디지탈 데이터와 B-Y디지탈 데이터 색디지탈 및 상기 PIP제어신호, 색부반송파, 4배 색부반송파를 입력하여 상기 색부반송파와 4배 색부반송파에 의해 상기 B-Y디지탈 데이터와 상기 R-Y디지탈 데이터를 색디지탈 데이터로 변조한후 상기 PIP데이터를 발생하는 제어신호에 따라 출력하는 디지탈변조회로(210)와, 상기 Y디지탈 데이터에 응답하여 아날로그 Y신호를 발생하는 제1 D-A변환기(30)와, 상기 색디지탈 데이터에 응답하여 아날로그 색신호를 발생하는 제2 D-A변환기(40)와, 상기 아날로그 Y신호와 아날로그 색신호에 응답하여 PIP용 영상신호를 발생하는 혼합회로(610)로 구성됨을 특징으로 하는 회로.A PIP video signal synthesizing circuit, comprising: a memory (10) for storing PIP pixel data, a separate data separation circuit (200) for separating Y digital data and BY digital data RY digital data into the PIP pixel data, and PIP control A controller 20 for generating a signal, a YC crystal oscillator 620 for generating a color carrier and four times the color carrier, the RY digital data and the BY digital data, the color digital and the PIP control signal, the color part carrier, 4 times A digital modulation circuit 210 for inputting a color subcarrier to modulate the BY digital data and the RY digital data into color digital data by the color subcarrier and the quadruple color subcarrier, and output the modulated BY digital data according to a control signal for generating the PIP data. And a first DA converter 30 generating an analog Y signal in response to the Y digital data, and generating an analog color signal in response to the color digital data. The 2 D-A converter 40 and, in response to the analog signal Y and the analog color signal circuit, characterized by consisting of a mixing circuit 610 for generating a video signal for the PIP. 제 1 항에 있어서, 디지탈변조회로(210)가 상기 PIP제어신호와 상기 B-Y디지탈 데이터를 입력하여 상기 PIP제어신호에 의해 상기 B-Y디지탈 데이터를 전송하는 제1래치회로(211)와, 상기 PIP제어신호와 상기 R-Y디지탈 데이터를 입력하여 상기 PIP제어신호에 의해 상기 R-Y디지탈 데이터를 전송하는 제2래치회로(212)와, 상기 전송되는 B-Y디지탈 데이터에 응답하여 B-Y보수 디지탈 데이터를 발생하는 제1반전회로(213)와, 상기 전송되는 R-Y디지탈 데이터에 응답하여 R-Y보수 디지탈 데이터를 발생하는 제2반전회로(214)와, 색부반송파와 주파수 채배된 색부반송파에 대응하여 제1,2변조 제어신호를 발생하는 변환제어회로(2l5)와, 상기 R-Y디시탈 데이터와 R-Y보수 디지탈 데이터, B-Y디지탈 데이터, B-Y보수 디지탈 데이터를 제1-4입력포트로 입력하는 동시에 상기 제1,2변조 제어신호를 제1,2제어단자로 입력하여 상기 변조 제어신호에 의해 상기 4개의 디지탈 데이터를 변조하므로서 색디지탈 데이터를 발생하는 멀티플렉서(216)와, 일정한 기준레벨데이터를 발생하는 기준레벨데이터 발생회로(217)와, 상기 기준레벨데이터와 색디지탈 데이터를 제1,2입력포트로 입력하는 동시에 PIP신호를 제어단자로 입력하여 상기 PIP제어신호에 의해 재생모드시 색디지탈데이터를 출력하는 멀티플렉서(218)로 구성함을 특징으로 하는 PIP영상신호 합성회로.The first latch circuit 211 of claim 1, wherein the digital modulation circuit 210 inputs the PIP control signal and the BY digital data to transmit the BY digital data by the PIP control signal, and the PIP control. A second latch circuit 212 for inputting a signal and the RY digital data to transmit the RY digital data according to the PIP control signal, and a first inversion for generating BY maintenance digital data in response to the transmitted BY digital data; A second inversion circuit 214 for generating RY complementary digital data in response to the transmitted RY digital data, and a first and second modulation control signal in response to the color carrier and the frequency-carried color carrier. The conversion control circuit 205 and the RY digital data, RY complement digital data, BY digital data, and BY digital data to be input to the first to fourth input ports, and the first and second modulators. A multiplexer 216 for generating color digital data by inputting the signal to the first and second control terminals and modulating the four digital data according to the modulation control signal, and a reference level data generating circuit for generating constant reference level data. 217 and a multiplexer 218 for inputting the reference level data and the color digital data to the first and second input ports, and simultaneously inputting the PIP signal to the control terminal and outputting the color digital data in the reproduction mode by the PIP control signal. PIP image signal synthesis circuit, characterized in that consisting of).
KR1019870011602A 1987-10-20 1987-10-20 Video signal generating circuit for pip television KR900003776B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870011602A KR900003776B1 (en) 1987-10-20 1987-10-20 Video signal generating circuit for pip television

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870011602A KR900003776B1 (en) 1987-10-20 1987-10-20 Video signal generating circuit for pip television

Publications (2)

Publication Number Publication Date
KR890007576A KR890007576A (en) 1989-06-20
KR900003776B1 true KR900003776B1 (en) 1990-05-31

Family

ID=19265297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870011602A KR900003776B1 (en) 1987-10-20 1987-10-20 Video signal generating circuit for pip television

Country Status (1)

Country Link
KR (1) KR900003776B1 (en)

Also Published As

Publication number Publication date
KR890007576A (en) 1989-06-20

Similar Documents

Publication Publication Date Title
US4725894A (en) Digital conversion system for a color video signal that is capable of converting an analog composite and an analog component video signal into a digital composite signal and a digital component color signal
KR930015760A (en) TV mode automatic inverter
KR940008842B1 (en) Digital encoder
US4727361A (en) Digital video encoder circuit
KR900003776B1 (en) Video signal generating circuit for pip television
KR910001653B1 (en) Video signal synthesizer for producing a picture effect on a display
US5081537A (en) Color image information inserting circuit for video signal recording and reproducing system
JPS58161594A (en) Converting circuit of color television signal
KR940004556B1 (en) Rgb signal processing circuit
JP3486274B2 (en) Encoder
JP2643929B2 (en) Video signal synthesizer
JP2745510B2 (en) Video signal processing device
JP2773863B2 (en) Video signal synthesizer
GB2243047A (en) A digital composite video encoder
US2750438A (en) Color television recevier
JPS62266994A (en) Color video signal synthesizing device
SU803875A3 (en) Method of transforming "sekam" colour television system sygnals
JPH0413895Y2 (en)
US5442392A (en) Negative film image conversion apparatus for video camera
KR960010676Y1 (en) Rgb signal output apparatus of tv
Alrutz et al. A single chip multistandard video encoder
JP2812463B2 (en) Video signal synthesizer
KR100230804B1 (en) Multimedia device
SU1764186A1 (en) Device for television signal generating
JPS5951691A (en) Color encoder

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020429

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee