KR900003078B1 - Noise reduction circuit for video signal - Google Patents

Noise reduction circuit for video signal Download PDF

Info

Publication number
KR900003078B1
KR900003078B1 KR1019850004111A KR850004111A KR900003078B1 KR 900003078 B1 KR900003078 B1 KR 900003078B1 KR 1019850004111 A KR1019850004111 A KR 1019850004111A KR 850004111 A KR850004111 A KR 850004111A KR 900003078 B1 KR900003078 B1 KR 900003078B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
output signal
output
video signal
Prior art date
Application number
KR1019850004111A
Other languages
Korean (ko)
Other versions
KR860000772A (en
Inventor
쯔네오 우브까따
가스께 이와후네
Original Assignee
니뽕 빅터 가부시끼가이샤
이노우에 도시야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽕 빅터 가부시끼가이샤, 이노우에 도시야 filed Critical 니뽕 빅터 가부시끼가이샤
Publication of KR860000772A publication Critical patent/KR860000772A/en
Application granted granted Critical
Publication of KR900003078B1 publication Critical patent/KR900003078B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • H04N5/213Circuitry for suppressing or minimising impulsive noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Picture Signal Circuits (AREA)

Abstract

The circuit for improving the S/N ratio and the resolution ratio of the vertical direction is characterised by a first (10), a second (9) , and a third adder (16). The first adder (10) adds the image signal extracted from a 1H delay circuit (7) and an input signal. The second adder (9) adds the input signal and an output of a counter (12) receiving the output signal of a high band filter (11). The third adder (16) performs the adding function according to the record or playback mode. When in the record mode, the signal from an equaliser (13) and the signal expanded by a circuit (17) are added, but the signal compressed by a circuit (15) is added when in the playback mode.

Description

영상신호의 잡음저감회로Noise reduction circuit of video signal

제 1 도 및 2 도는 각각 본 발명에 따른 회로의 일실시예의 블록계통도 및 수직방향 성분입력 레벨 대 수직방향의 출력레벨/입력레벨 비의 특성도.1 and 2 are each a block diagram of one embodiment of a circuit according to the present invention and a characteristic diagram of a vertical component input level to a vertical output level / input level ratio.

제 3a 내지 3d 도는 본 발명의 회로의 동작 설명용 출력신호 주파수의 특성도.3A to 3D are characteristic diagrams of output signal frequencies for explaining the operation of the circuit of the present invention.

제 4 도는 본 발명의 회로에 있어서, 기록시에 저역 필터를 이용한 경우의 출력신호 주파수의 특성도.4 is a characteristic diagram of an output signal frequency when a low pass filter is used during recording in the circuit of the present invention.

제 5 도 및 제 6a 내지 6d 도는 각각 종래의 회로의 일실시예의 블록계통도 및 동작 설명용 신호 파형도.5 and 6A to 6D are block diagrams and signal waveform diagrams for explaining the operation of one embodiment of a conventional circuit, respectively.

제 7와 제 8a 및 8b 도는 각각 종래의 회로의 다른 예의 블록계통도 및 출력신호 주파수의 특성도.7 and 8A and 8B are block diagrams and other characteristics of output signal frequencies of another example of a conventional circuit, respectively.

제 9 도 및 제 10a 내지 10c 도는 각각 종래의 회로를 변경한 다른예의 블록계통도 및 출력신호 주파수의 특성도.9 and 10A to 10C are block diagrams and other characteristics of output signal frequencies of another example in which a conventional circuit is changed.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 영상 신호 입력단자 6 : 출력단자1: Video signal input terminal 6: Output terminal

7 : 1H지연회로 9, 10, 16 : 가산기7: 1H delay circuit 9, 10, 16: adder

11 : 고역필터 12 : 계수회로11: high pass filter 12: counting circuit

13 : 이퀼라이저 14 : 감산기13: equalizer 14: subtractor

15 : 슬라이스 회로 17 : 소, 중레벨 신장회로15: slice circuit 17: small, medium level expansion circuit

S1,S2: 스위치S 1 , S 2 : switch

본 발명은 영상 신호의 잡음저감 회로에 관한 것으로서, 예를들면, 나선형 주사방식 VTR에 이용하는데, 특히 입력 신호가 소레벨, 중레벨 일시에 출력 신호 주파수의 특성을 평탄하게 할 수 있고, SN비를 개선하며, 수직방향 해상도의 열화가 작은 잡음저감 회로를 제공하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a noise reduction circuit of a video signal, for example, used in a spiral scan type VTR. In particular, the input signal can smooth the characteristics of the output signal frequency at a low level and a medium level. It is characterized in that to provide a noise reduction circuit with small degradation of the vertical resolution.

제 5 도는 예로서 VTR의 휘도신호 재생계에 설치되어 있는 종래의 잡음저감 회로에서의 일예의 블록계통도를 도시한 것이다. 제 5 도에서, 단자(1)에 들어간 신호 a(제 6a 도)는 고역필터(2)에서 예로서 1MHz이상의 주파수의 신호 b(제 6b 도)로 되고, 리미터(3)에서 진폭이 제한되어 대략 잡음성분 c(제 6c 도)로 된후에 계수회로(4)를 개입시켜 감산기(5)로 공급되며, 여기서 신호 a로부터 잡음 성분을 감산하여 신호 d(제 6d 도)로 되어 단자(6)로부터 취출된다.5 shows an example block diagram in a conventional noise reduction circuit provided in a luminance signal reproducing system of a VTR. In Fig. 5, the signal a (Fig. 6a) entering the terminal 1 becomes a signal b (Fig. 6b) at a frequency of 1 MHz or more, for example, in the high pass filter 2, and the amplitude is limited in the limiter 3. After approximately the noise component c (FIG. 6C) is supplied to the subtractor 5 through the counting circuit 4, the noise component is subtracted from the signal a to become the signal d (FIG. 6D) to form the terminal 6 It is taken out from.

이것은 연부에 잡음 성분이 남는 한편 1MHz이하의 저역잡음이 남는 문제점이 있었다.This had the problem that the noise component remained in the edge while the low-pass noise below 1MHz remained.

제 7 도는 종래의 H상관 잡음저역 회로의 일예를 블록계통도로서 도시한 것이다. 제 7 도에서 단자(1)에 들어간 신호는 1H지연회로(7)에서 1H지연되어 감산기(8)에 공급되고, 여기서 입력 신호로부터 감산된 후 리미터(3)에서 진폭이 제한되어 대략 잡음 성분으로 된다. 감산기(5)에서 입력 신호로부터 리미터(3)의 출력이 감산되어 잡음 성분을 저감시틴 신호가 취출된다7 is a block diagram showing an example of a conventional H-correlation noise low circuit. In FIG. 7, the signal entered into the terminal 1 is delayed by 1H in the 1H delay circuit 7 and supplied to the subtractor 8, where it is subtracted from the input signal and the amplitude is limited in the limiter 3 so as to be approximately a noise component. do. In the subtractor 5, the output of the limiter 3 is subtracted from the input signal, and a reduced cytin signal is taken out to reduce the noise component.

이것은 라인 상관이 있는 경우에는 잡음 성분을 충분히 저감시키고, 6a 내지 6d도의 회로에 비하여 연부에 잡음 성분이 남지 않으며, 또 저역 잡음을 충분히 저감시킨다. 그런데 SN비의 개선도에 관해서는 논리적으로는 3dB정도이지만 예로서 1H지연회로(7)의 특성에 의한 열화등으로 인하여 실제는 1.5 내지 2.0dB정도밖에 되지않고, 제 8a 도에 도시한 바와같이 입력 신호가 소레벨 일시에 출력 신호는 빗살형 특성이 현저하게 되며, 입력 신호가 대레벨에서 출력 신호 레벨이 큰때(제 8b 도)에 비해서 수직방향 해상도가 열화하는 등의 문제점이 있었다.This sufficiently reduces the noise component when there is a line correlation, leaving no noise component at the edges compared to the circuits of 6a to 6d, and sufficiently reducing the low pass noise. However, the degree of improvement of the SN ratio is logically about 3 dB, but is actually only 1.5 to 2.0 dB due to deterioration due to the characteristics of the 1H delay circuit 7, for example, as shown in FIG. 8A. When the input signal is at a small level, the output signal has a comb-shaped characteristic, and there is a problem such that the vertical resolution is deteriorated as compared with when the input signal is at a large level and the output signal level is large (Fig. 8B).

제 9 도는 본 출원인이 먼저 소 58년 11월 28일자의 특허원 "영상 신호의 잡음저감 회로"로 제안한 회로의 회로도를 도시한 것이다. 제 9 도에서 단자(1)에 들어간 신호를 가산기(9, 10), 1H지연회로(7), 고역필터(11) 및 계수회로(12)를 삽입한 귀환로로 되는 귀환형 빗살형 필터 및 이퀼라이저(13)를 통과하고, 이 신호를 감산기(14)에서 입력 신호로부터 감산하며, 이 신호를 슬라이스 회로(15)를 통하여 얻은 신호와 이퀼라이저(13)의 출력을 가산기(16)에서 가산하여 취출하도록 구성되어 있다.9 shows a circuit diagram of a circuit which the applicant first proposed as a patent application "Noise Reduction Circuit of Image Signal" of November 28, 58, 58. 9, a feedback comb-type filter comprising a return path into which an adder (9, 10), a 1H delay circuit (7), a high pass filter (11), and a counting circuit (12) are inserted into the signal entering the terminal (1); Passed through the equalizer 13, this signal is subtracted from the input signal by the subtractor 14, and the signal obtained through the slice circuit 15 and the output of the equalizer 13 are added by the adder 16 and taken out. It is configured to.

이것은 특히 고주파수 대역에서의 SN비를 예로서 6 내지 10dB정도로 대폭 개선하고, 또 제 10c 도에 도시한 바와같이 입력 신호가 대 레벨인 때에는 출력 신호 레벨을 크게하며, 수직방향 해상도의 열화가 작다. 그런데 제 10b 도에서 도시한 입력 신호가 중레벨인때 및 제 10c 도에 도시한 입력신호가 소레벨인 때에는 출력신호는 각각 빗살형 특성을 갖도록 되고, 수직방향 해상도가 열화되며, 빗살형 특성을 예리하게 하는 만큼만 제 7 도의 회로보다도 수직방향 해상도가 열화하는 등의 문제점이 있었다.This greatly improves the SN ratio in the high frequency band by, for example, about 6 to 10 dB, and as shown in FIG. 10C, when the input signal is at a large level, the output signal level is increased, and the degradation in vertical resolution is small. However, when the input signal shown in FIG. 10B is at a medium level and when the input signal shown in FIG. 10C is at a low level, the output signal has comb-shaped characteristics, and the vertical resolution is deteriorated. There was a problem such that the vertical resolution deteriorated as compared with the circuit of FIG. 7 only by sharpening.

본 발명은 입력 영상 신호를 1H기간 지연하여 얻은 신호와 상기 입력 영상 신호를 가산하여 취출하는 제 1 빗살형 필터와, 입력 영상 신호로부터 제 1 빗살형 필터의 출력을 감산하여 취출하는 제 2 빗살형 필터와, 기록시 제 2 빗살형 필터의 출력중 비교적 소레벨의 신호를 신장하여 상기 제 1 빗살형 필터의 출력을 가산하여 취출하는 신장 회로와, 그리고 재생시 상기 제 2 빗살형 필터의 출력을 압축하여, 상기 제 1 빗살형 필터의 출력을 가산하여 취출하는 회로로부터 되는 구성으로서 상기 문제점을 해결한 것인데, 이하 본 발명을 도면과 그 실시예를 참조하여 설명한다.The present invention provides a first comb filter for adding and extracting a signal obtained by delaying an input video signal for 1H period and the input video signal, and a second comb filter for subtracting and outputting the output of the first comb filter from the input video signal. A filter, an extension circuit which expands and extracts a relatively small level of the output of the second comb-type filter at the time of recording and adds the output of the first comb-type filter, and outputs the second comb-type filter at the time of reproduction. Although the above-mentioned problem is solved by the structure which consists of a circuit which compresses and adds and takes out the output of the said 1st comb-type filter, this invention is demonstrated with reference to drawings and its Example below.

제 1 도는 본 발명에 따른 회로의 일실시예를 블록계통도로 도시한 것으로서, 도면중 제 9 도와 동일 구성부분에는 동일 번호를 부착하고, 그 설명을 생략한다. 이것은 감산기(14)와 가산기(16)사이에 연동의 스위치 S1,S2와 슬라이스 회로(15), 소,중 레벨 신장회로(17)(슬라이스 회로(15)에 있어서, 슬라이스 레벨 이하의 소 내지 중 레벨 신호를 신장하도록 구성되어 있음)를 설치한 것으로서, 그외 다른 구성은 제 9 도의 회로와 동일하다.FIG. 1 is a block diagram showing an embodiment of a circuit according to the present invention. In FIG. This is because the switch S 1 , S 2 and the slice circuit 15 and the small and medium level expansion circuit 17 (slicing circuit 15) are smaller than the slice level between the subtractor 14 and the adder 16. Is configured to extend a medium level signal), and the rest of the configuration is the same as that of the circuit of FIG.

기록시, 스위치 S1,S2를 Rec측에 접속한다. 귀환형 빗살형 필터의 출력중에 슬라이스 회로(15)의 슬라이스 레벨 이하의 소 내지 중레벨 신호는 소, 중 레벨 신장회로(17)에서 신장되고, 가산기(16)에서 이퀼라이저(13)의 출력과 함께 가산되어 취출된다. 이와같이하면 소 내지 중 레벨 신호도 슬라이스 레벨을 넘어 취출되고, 제 2 도의 특성 I에 도시한 바와같이 단자(6)으로부터의 수직방향 성분의 신호는 슬라이스 레벨을 이상에서는 손실없이 취출되며, 제 9 도에 도시한 회로의 특성 II에 비하여 슬라이스 레벨 이상에서는 평탄하게 된다.During recording, connect the switches S 1 and S 2 to the Rec side. During the output of the feedback comb filter, the small to medium level signals below the slice level of the slice circuit 15 are extended in the small and medium level expansion circuit 17 and together with the output of the equalizer 13 in the adder 16. It is added and taken out. In this way, small to medium level signals are also taken out beyond the slice level, and as shown in characteristic I of FIG. 2, signals of the vertical component from the terminal 6 are taken out without loss of the slice level above. Compared to the characteristic II of the circuit shown in Fig. 7, the flatness becomes higher than the slice level.

이것으로부터 입력 신호가 잡음레벨, 중레벨, 대레벨인때 출력 신호의 주파수 특성은 빗살형 특성으로는 되지않고, 각각 제 3b, 3c 및 3d 도에 도시한 바와같이 평탄하게 되며, 수직방향 해상도의 열화가 발생하지 않는다. 또 제 3a 도는 입력 신호가 잡음레벨 이하인 극히 소레벨인 경우의 출력 신호 레벨이고, 빗살형 특성을 갖는다.From this, when the input signal is noise level, medium level, and large level, the frequency characteristic of the output signal does not become a comb-like characteristic, but becomes flat as shown in FIGS. 3b, 3c, and 3d, respectively, Deterioration does not occur. 3A is an output signal level when the input signal is at an extremely small level that is less than or equal to the noise level, and has a comb-tooth shaped characteristic.

또 제 2 도의 특성 I에 도시한 바와같이 수직 방향성분 입력 레벨이 슬라이스 레벨 이하인 경우에는 특성 II에 비하여 그 성분이 잃어버려지는 비율이 적다. 일반적으로 슬라이스 레벨은 영상 신호 레벨에 대하여 충분히 작게 선정되어 있기 때문에 슬라이스 호로(15)에 의한 수직방향 성분의 손실은 거의 나타나지 않는다.As shown in the characteristic I of FIG. 2, when the vertical direction component input level is less than or equal to the slice level, there is less ratio of the component losing than the characteristic II. In general, since the slice level is selected sufficiently small with respect to the video signal level, there is almost no loss of vertical components due to the slice arc 15.

이것에 대해서 재생 잡음은 기록후에 생기기 때문에, 재생시에는 스위치 S1,S2를 PB측에 접속하여 제 9 도의 회로와 동일한 계로에 개입해서 잡음이 저감된다. 이와같은 신호 처리를 행하면 수직방향 해상도의 열화를 제 9 도의 것에 비하여 적게할 수 있고, 귀환형 빗살형 필터의 SN비를 크게 개선할 수 있어서 SN비를 대폭 개선할 수 있는 것이다.On the other hand, since the reproduction noise is generated after recording, at the time of reproduction, the switches S 1 and S 2 are connected to the PB side and the noise is reduced by intervening in the same path as in the circuit of FIG. By performing such signal processing, degradation in the vertical resolution can be reduced as compared with that in FIG. 9, and the SN ratio of the feedback comb filter can be greatly improved, and the SN ratio can be greatly improved.

또 슬라이스 회로(15) 대신에 소, 중레벨 압축 회로도 좋고, 소, 중 레벨 신장회로(17)의 특성과 소,중 레벨 압축 회로의 특성과를 적당히 선정하면 영상 신호의 손실을 없앨 수 있다.Instead of the slice circuit 15, a small and medium level compression circuit may be used. If the characteristics of the small and medium level expansion circuit 17 and the characteristics of the small and medium level compression circuit are properly selected, the loss of the video signal can be eliminated.

또 소, 중 레벨 신장회로(17)와 스위치 S1의 사이에 저역 필터를 접속하면, 감산기(14)의 출력의 고역 성분을 저감시킬 수 있고, 출력 신호의 주파수 특성은 제 4 도에 도시한 바와같이 저역에서는 평탄하고, 고역에서는 빗살형 특성으로 된다.When the low pass filter is connected between the small and medium level expansion circuit 17 and the switch S 1 , the high pass component of the output of the subtractor 14 can be reduced, and the frequency characteristic of the output signal is shown in FIG. As shown in the figure, it is flat in the low range and comb-like in the high range.

또 상기 저역 필터의 차단 주파수를 적당히 선정함으로써 고역 빗살형 필터를 실현시킬 수 있고, 기록시 이와같은 고역 필터를 이용하면 주지된 바와같이 휘도 신호의 대역을 넓게할 수 있어서 대역이 넓고, SN비는 높은 재생 신호를 얻을 수 있는 것이다.In addition, by appropriately selecting the cutoff frequency of the low pass filter, a high pass comb filter can be realized, and when such a high pass filter is used for recording, as is well known, the band of the luminance signal can be widened so that the band is wide and the SN ratio is A high reproduction signal can be obtained.

본 발명이 효과로서는 상술한 바와같이, 본 발명에 따른 영상 신호의 잡음 저역 회로는 입력 영상 신호를 1H기간 지연하여 얻은 신호와 입력 영상신호를 가산하여 취출하는 제 1 빗살형 필터와, 입력 영상 신호로부터 제 1 빗살형 필터의 출력을 감산하여 취출하는 제 2 빗살형 필터와, 기록시 제 2 빗살형 필터의 출력중 비교적 소레벨의 신호를 신장하여 상기 제 1 빗살형 필터의 출력으로 가산하여 취출하는 신장회로와, 그리고 재생시 상기 제 2 빗살형 필터의 출력을 압축하여 상기 제 1 빗살형 필터의 출력으로 가산하여 취출하는 회로로부터 구성했기 때문에, 출력 신호의 수직방향 성분의 손실은 압축하는 경우의 슬라이스 레벨이상에서 발생하지 않고, 이것으로부터 주파수 특성은 슬라이스 레벨 이상에서는 빗살형 특성으로 되지않아 평탄하게되며, 특히 입력 신호가 소레벨, 중레벨 일시에 출력 신호 주파수 특성을 평탄하게 할 수 있고, SN비를 대폭 개선할 수 있으며, 수직방향 해상도의 열화가 적은 등의 장점을 갖는다.As the effect of the present invention, as described above, the noise low-pass circuit of the video signal according to the present invention comprises a first comb filter for adding and extracting a signal obtained by delaying the input video signal for 1H period and an input video signal, and an input video signal. A second comb filter for subtracting the output of the first comb-type filter from the second comb filter, and a relatively small level of the output of the second comb-type filter at the time of recording is extended and added to the output of the first comb-type filter And a circuit for compressing the output of the second comb-type filter and adding it to the output of the first comb-type filter during regeneration, so that the loss of the vertical component of the output signal is compressed. It does not occur above the slice level of, and from this the frequency characteristic becomes flat and does not become a comb-like characteristic above the slice level. In particular, the input signal has the advantages of flattening the output signal frequency characteristics at a low level and a medium level, greatly improving the SN ratio, and less deterioration in the vertical resolution.

Claims (3)

입력 영상 신호를 1H기간 지연하는 지연회로와, 상기 지연회로(7)에서 취출된 영상 신호와 상기 입력 영상 신호를 가산하는 제 1 의 가산회로(10)와, 상기 제 1의 가산회로(10)의 출력 신호가 공급되는 고역필터(11)와, 상기 고역필터(11)의 출력 신호가 공급되는 계수회로(12), 상기 계수회로(12)에서 취출된 신호와 상기 입력 영상 신호를 가산해서 얻은 신호를 상기 지연회로(7)의 입력 측으로 공급하는 제 2 의 가산회로(9)와, 상기 제 1 의 가산회로(10)의 출력 신호가 공급되는 이퀼라이저(13)와, 상기 입력 영상 신호로부터 상기 이퀼라이저(13)에서 취출된 출력 신호를 감산하는 감산회로(14)와, 기록시, 상기 감산회로(14)의 출력신호중 비교적 소레벨인 신호를 신장하는 신장회로(17)와, 재생시, 상기 감산회로(14)의 출력 신호를 압축하는 압축(또는 슬라이스) 회로(15)와, 기록시, 상기 신장회로(17)의 출력 신호와 상기 이퀼라이저(13)의 출력 신호를 가산해서 얻은 신호를 출력하고, 재생시, 상기 압축 회로(15)의 출력 신호와 상기 이퀼라이저(13)의 출력 신호를 가산해서 얻은 신호를 출력하는 제 3 의 가산회로(16)로 구성한 것을 특징으로 하는 영상 신호의 잡음저감회로.A delay circuit for delaying an input video signal for 1H period, a first addition circuit 10 for adding the video signal extracted from the delay circuit 7 and the input video signal, and the first addition circuit 10; Obtained by adding the high-pass filter 11 to which the output signal of?, The counting circuit 12 to which the output signal of the high-pass filter 11 is supplied, and the signal extracted from the counting circuit 12 and the input video signal A second adder circuit 9 for supplying a signal to the input side of the delay circuit 7, an equalizer 13 to which an output signal of the first adder circuit 10 is supplied, and the input image signal A subtraction circuit 14 for subtracting the output signal taken out from the equalizer 13, an extension circuit 17 for extending a relatively small level of the output signal of the subtraction circuit 14 at the time of recording, and at the time of reproduction, Compression (or slice) circuit 1 for compressing the output signal of subtraction circuit 14 5) and a signal obtained by adding the output signal of the expansion circuit 17 and the output signal of the equalizer 13 at the time of recording, and outputting the output signal of the compression circuit 15 and the equalizer (at the time of reproduction). And a third addition circuit (16) for outputting a signal obtained by adding the output signal of step (13). 제 1 항에 있어서, 지연회로(7) 제 1 의 가산회로(10), 제 2 의 가산회로(9), 고역필터(11) 및 계수회로(12)는 귀환형 빗형 필터를 구성하는 것을 특징으로 하는 영상 신호의 잡음저감회로.2. The delay circuit (7), the first addition circuit (10), the second addition circuit (9), the high pass filter (11) and the counting circuit (12) constitute a feedback comb filter. Noise reduction circuit of video signal. 제 1 또는 2 항에 있어서, 상기 신장회로(17)는 그 입력측 또는 출력측에 저역 필터를 설치하여 이루는 것을 특징으로 하는 영상신호의 잡음저감회로.3. The noise reduction circuit according to claim 1 or 2, wherein the expansion circuit (17) is formed by providing a low pass filter on an input side or an output side thereof.
KR1019850004111A 1984-06-27 1985-06-12 Noise reduction circuit for video signal KR900003078B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP59132649A JPS6112176A (en) 1984-06-27 1984-06-27 Noise reduction circuit of video signal
JP132649 1984-06-27
JP84-132649 1984-06-27

Publications (2)

Publication Number Publication Date
KR860000772A KR860000772A (en) 1986-01-30
KR900003078B1 true KR900003078B1 (en) 1990-05-07

Family

ID=15086256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850004111A KR900003078B1 (en) 1984-06-27 1985-06-12 Noise reduction circuit for video signal

Country Status (3)

Country Link
JP (1) JPS6112176A (en)
KR (1) KR900003078B1 (en)
IN (1) IN164384B (en)

Also Published As

Publication number Publication date
KR860000772A (en) 1986-01-30
JPS6112176A (en) 1986-01-20
IN164384B (en) 1989-03-04
JPH0358232B2 (en) 1991-09-04

Similar Documents

Publication Publication Date Title
US4513311A (en) Video signal processing unit
US4737862A (en) Video signal record/playback device
JPH0115229B2 (en)
KR100188460B1 (en) Noise reduction circuit for video signal recording/reproducing apparatus
KR900003078B1 (en) Noise reduction circuit for video signal
JPS6119198B2 (en)
US4597008A (en) Color burst signal improving circuit
US5021884A (en) Noise reducer circuit for video signal
JPH0533874B2 (en)
US4807049A (en) C-type comb filter with negative feedback
JPH0683483B2 (en) Comb filter
JPH0329236B2 (en)
JPH0221200B2 (en)
JPS62135079A (en) Brightness signal processing circuit
JPH0537545Y2 (en)
Owashi et al. An integrated digital Y/C separator for S-VHS VCR
KR900003066B1 (en) Image signal noise eliminating circuit and comb filter
JPS63266983A (en) Video signal processor
JPH0139274B2 (en)
JPH04320194A (en) Video signal processing circuit and video signal recording and reproducing device
JPH01190184A (en) Video recording and reproducing device
JPH02239778A (en) Noise reduction circuit
JPH0498655A (en) Video emphasis circuit
JPH0153831B2 (en)
JPH02143790A (en) Luminance signal processor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040503

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee