KR900002601B1 - 마이크로 프로그램 제어방식 - Google Patents

Abstract

내용 없음.

Description

[발명의 명칭]

마이크로 프로그램 제어방식

[도면의 간단한 설명]

제 1 도는 명령실행을 파이프라인 처리에 의해서 행하는 요부 구성도.

제 2 도는 본 발명의 일실시예의 블록도.

제 3 도는 제 2 도 도시 구성중의 어드레스 생성부의 상세도.

[발명의 상세한 설명]

[기술분야]

본 발명은 마이크로 프로그램 제어방식 특히, 파이프라인 제어의 정보처리장치에 있어서, 서브 오퍼레이숀(suboperation)코오드를 갖는 명령에 대응해서 소망의 마이크로 명령을 판독하기 위한 처리를 고속화한 마이크로 프로그램 제어방식에 관한 것이다.

[기술배경]

예를들면 제 1 도에 표시한 바와같이, 프리훼치(prefetch : 선취)되어나온 명령은 스테이지 D, A, T, B, E, W의 각 스테이지를 갖는 파이프라인 처리부에 의해서 실행된다.

제 1 도에 있어서, 1은 명령어 또는 명령 레지스터(instruction register), 2는 제어메모리(CS)로서 마이크로 명령이 기억되어 있는곳, 3 내지 5는 각각 마이크로명령피일드(field)레지스터로서 각 스테이지 D 내지 W의 하드웨어에 대해서 처리를 지시하는 곳, 8은 범용 레지스터군(REG), 9는 베이스 레지스터(base register : BR), 10은 인덱스 레지스터(index register : XR), 11은 디스플레이스먼트 레지스터(displacement register : DR)가 12는 어드레스 계산부, 13은 논리 어드레스 레지스터, 14는 어드레스 변환버퍼(address translation buffer : TLB), 15는 어드레스 버퍼부, 16은 버퍼 메모리(buffer memory : BS), 17은 오퍼랜드 레지스터, 18 내지 20은 오퍼랜드 버퍼 레지스터, 21은 오퍼랜드 레지스터, 22는 연산 유니트, 23은 리절트(result) 레지스터를 나타내고 있다.

그리고 범용 레지스터군 8은 D, B 및 W의 3개의 타이밍으로 사용되는 동일의 레지스터군이다.

제 1 도에 도시된 파이프라인에 명령 레지스터 1로부터 명령이 공급되면, 스테이지 D에서 당해 명령을 실행하는데에 필요로하는 마이크로 명령이 판독되어서 레지스터 3에 세트됨과 동시에, 당해 명령을 실행하는데에 필요한 오퍼랜드(도시의 경우에는 제 2 오퍼랜드 OPR2)에 대한 어드레스를 계산하고저 레지스터 9, 10, 11에 값이 세트된다. 그리하여, 스테이지 A에서 계산부 12에 의해서 상기 제 2 오퍼랜드 OPR 2에 관한 어드레스가 계산되어 논리 어드레스 레지스터 13에 세트된다. 이어서 스테이지 T 및 B를 거쳐, TLB 14와 버퍼 메모리(BS)16을 색인하여, 상기 제 2 오퍼랜드 OPR2의 값이 레지스터 17에 세트된다. 그리고 이때에 제 1 오퍼랜드 OPR1의 값도 레지스터 21에 세트되어 있다. 이 상태에서는 스테이지 E에서 연산 유니트 22에 의해서 소정의 연산이 이루어져, 스테이지 W에서 당해 연산결과가 범용 레지스트(REG) 8에 세트된다.

상기와 같이 파이프라인 제어가 이루어지나, 상기 각 스테이지에 대응하는 처리는 도시된 제어 메모리(CS) 2로부터 마이크로 명령을 판독하여 그것을 실행하는 형태로 계속 진행된다.

상기와 같이 명령은 파이프라인 처리부에 의한 처리에 의해서 실행되어가나, 한편, 최근의 정보처리량의 중대화와 정보처리 종별의 다양화에 수반하여, 더욱 더 기능향상의 요구가 높아져, 그것 때문에 명령수가 증가하는 경향이 있다. 이 결과로서 서브 오퍼레이숀 코오드를 갖는 명령이 증가하고 있으며, 당해 서브 오퍼레이숀 코오드를 갖는 명령에 대응해서 소망의 마이크로 명령을 판독하기 위한 처리속도가 문제가 되고 있다. 즉, 상기 파이프라인 처리부에 의한 처리와 여하히 협조를 취하는 가가 문제가 된다.

다시 말하면 서브 오퍼레이숀을 갖는 정보처리장치에 있어서는, 단일의 마이크로프로그램 기억수단(상기 제어메모리 2)에, 서브 오퍼레이숀 코오드에 대응하는 분기정보를 격납하는 피일드를 마련하여, 우선 통상의 오퍼레이숀 코오드로서, 상기 제어메모리를 억세스하여, 판독된 데이터에 의해서, 해당명령이 서브 오퍼레이숀 코오드를 갖는 명령이라는 것을 아는 단계에서 재차 상기 당해 서브 오퍼레이숀 코오드로서, 상기 제어메모리를 억세스하고, 그 결과 판독된 데이터에 의해서, 해당 명령의 마이크로 프로그램의 선두 어드레스를 얻는 방식을 취하고 있다.

이 때문에 제어메모리를 억세스하는 동작이, 순차적으로 되어 여분의 제어메모리 억세스 동작이 요구된다.

이를 해결하기 위해서는, 최초로 제어메모리를 억세스하는 어드레스로서, 상기 오퍼레이숀 코오드와 서브 오퍼레이숀 코오드의 전체를 포함한 길이의 어드레스를, 서브 오퍼레이숀 코오드를 갖지 않은 명령에 대해서도 사용하도록 해도 좋다. 그러나, 이렇게하면 제어메모리의 용량이 방대해지므로 현실적이 못된다는 문제가 있다.

[발명의 설명]

따라서, 본 발명의 목적은 상기의 종래의 결점에 비추어, 마이크로 프로그램 제어에 의해서, 서브 오퍼레이숀 코오드를 갖는 명령을 처리하는 정보처리장치에 있어서, 해당 서브 오퍼레이숀 코오드를 갖는 명령의 마이크로 프로그램의 선두 어드레스를 고속으로 얻는 방식을 제공하는데 있는 것이다.

그리고 이 목적은, 본 발명에 의하면 서브 오퍼레이숀 코오드로 검색하는 분기정보를 기억하는 제 1 의 수단과, 해당 분기정보를 근거로하여 서브 오퍼레이숀 코오드를 갖는 명령의 마이크로 프로그램의 선두 어드레스를 계산하는 제 2 의 수단을 마련하여 상기 제 1 의 수단과 제 2 의 수단에 의해서, 서브 오퍼레이숀 코오드를 갖는 명령의 선두의 마이크로 명령을 판독하도록 하는 방식을 제공함으로써 달성되며, 서브 오퍼레이숀 코오드를 갖는 명령의 마이크로 프로그램의 선두 어드레스를 하드웨어량을 대폭 증가시키지 않고서도 고속으로 얻을 수가 있는 잇점이 있다.

요약하면, 본 발명은, 서브 오퍼레이숀 코오드를 갖는 명령의 마이크로 프로그램의 선두 어드레스를 생성하는 정보를 기억하는 제어메모리(이하 SUBOPCS라 한다)를 마련하여, 통상의 오퍼레이숀 코오드에 의한 제어메모리에 대한 억세스와, 상기 서브 오퍼레이숀 코오드에 의한, 상기 SUBOPCS에 대한 억세스를 동시에 행하고, 또한 각각의 제어메모리로부터 판독한 데이터를 편집하여, 상기 마이크로 프로그램의 선두 어드레스를 생성하도록 하고, 마이크로 명령의 할당에 지장이 없는 범위내에서 상기 SUBOPCS의 용량을 삭감하도록 한것에 있다.

[본 발명을 실시하기 위한 최선의 형태]

제 2 도에 있어서, 101은 명령 레지스터(IR)(제 1 도의 a와 동일한 것이지만 편의상 번호를 달리 표시함)로서, 111이 오퍼레이숀 코오드부(OP), 112가 서브 오퍼레이숀 코오드부(SOP)이다. 120은 제어메모리(CS : 제 1 도의 b와 동일한 것이지만 편의상 달리 표시함)로서, 판독된 마이크로 명령은 디코오더(DEC) 122로서 디코오드되어서, 각 제어 포인트에 대한 제어신호가 출력되면, 다음 마이크로 어드레스 생성회로 121 및 필요에 따라서 회로 110에 의해서, 다음에 실행하는 마이크로 명령의 마이크로 어드레스가 생성된다. 130은 셀렉터(SEL), 140은 본 발명을 실시하는데 있어 필요한 서브 오퍼레이숀용 제어메모리(SUBOPCS)로서, 전술한 바와같이 서브 오퍼레이숀 코오드를 갖는 명령의 마이크로 프로그램의 선두 어드레스를 생성하는 정보를 기억하고 있다. 150은 셀렉터(SEL). 160은 명령 레지스터 1의 오퍼레이숀 코오드부(OP)의 디코오드로부터 서브 오퍼레이숀 코오드를 갖는 명령의 오퍼레이숀 코오드를 검색하는 검출회로(OPDET), 170은 인코오드 회로(ENCODE), 180은 셀렉터(SEL), 190은 다음 마이크로 어드레스 레지스터(NMAR)이다.

우선, 명령 레지스터(IR)101에 명령이 세트되면, 서브 오퍼레이숀 코오드부(SOP)를 갖지 않은 명령의 경우는, 명령 레지스터(IR)101의 오퍼레이숀 코오드부(OP)에 의해서, 셀렉터(SEL)130을 통해서 제어메모리(CS)120을 억세스하여, 해당 명령의 오퍼레이숀 코오드부(OP)에 대응한 마이크로 프로그램의 선두의 마이크로 명령을 얻을 수가 있다. 얻어진 마이크로 명령은 디코오더(DEC)122에 의해서 디코오드되어, 각 제어포인트에 대한 제어신호를 출력시켜, 해당 명령의 실행을 행한다.

상기, 선두의 마이크로 명령의 다음의 마이크로 명령은 제어메모리(CS)120으로부터 판독된 상기 마이크로 명령의 다음 어드레스 피일드데이터를 다음 마이크로 어드레스 생성회로 121에 입력해서 생성한 어드레스를 셀렉터(SEL)180을 통해서 다음 마이크로 어드레스 레지스터(NMAR)190에 세트하여, 셀렉터(SEL)130을 통해서 제어 메모리(CS)120을 억세스함으로써 얻을 수가 있다.

명령 레지스터(IR)101에 세트된 명령이 서브 오퍼레이숀 코오드(SOP)를 갖는 명령일 경우에는, 해당 명령의 실행 싸이클의 최초의 싸이클로서, 해당 명령의 오퍼레이숀 코오드부(OP)에 의해서, 셀렉터(SEL)130을 통해서 제어메모리(CS)120을 억세스함과 동시에, 서브 오퍼레이숀 코오드부(SOP)에 의해서 SUBOPCS 140을 억세스한다. 또한, 해당 명령의 오퍼레이숀 코오드(OP)가 검출회로(SBOPDET)160에 입력되어, 해당 검출회로(OPDET)160의 출력중에서, 해당 오퍼레이숀 코오드(OP)에 대응하는 신호선이 "1"로 구동화된다.

이 신호선은 서브 오퍼레이숀 코오드(SOP)를 갖는 명령의 마이크로 프로그램의 선두 어드레스를 생성하는 데이터를 생성하기 위하여 사용된다. 즉, SUBOPCS 140의 출력데이터의 쌍(후술)으로부터, 상기 서브 오퍼레이숀 코오드를 갖는 명령의 오퍼레이숀 코오드(OP)에 대응하는 상기 선두 어드레스 데이터를 셀렉터(SEL)150에서 선택하기 위해 사용된다.

서브 오퍼레이숀 코오드(SOP)가 어떤 같은 값을 가지고 있을 경우에도 오퍼레이숀 코오드(OP)의 값에 의해서 상이한 마이크로 프로그램을 판독하게 되는 것이나, 서브 오퍼레이숀 코오드(SOP)의 어떤 값에 대해서 어떤 종류의 오퍼레이숀 코오드(OP)가 대응하고 있는가는 미리 알고 있다.

이 때문에, 상기 서브 오퍼레이숀 코오드(SOP)가 어드레스 정보로서 색인되는 상기 SUBOPCS 140상의 어드레스 위치에는 상기 각 오퍼레이숀 코오드(OP)의 각각에 대응하는 선두 어드레스 디코오더가 당해 코오드(OP)의 개수분만큼 병기되어 있다. 상기 SUBOPCS 140의 출력 데이터세트는 당해 병기된 복수의 선두 어드레스 데이터를 의미한다. 그리하여 이들의 복수의 선두 어드레스 데이터중에서 어느 것을 선택할 것인가는 상기 검출회로(OPDET)160으로부터의 신호선으로 지정된다.

당해 신호선은 또 인코오드(ENCODE)170에 의해서 코오드화되어, 상기 선두 어드레스데이터의 일부로서 사용된다.

제 3 도는, 제 2 도에 도시된 그 다음의 마이크로 어드레스 생성회로 121, 셀렉터 180 및 회로 110의 부분에 대응하는 어드레스 생성부의 상세도이다. 도면중에 부호 121, 150, 170, 180, 110, 190은 각각 제 2 도에 대응하고 있다. 그리고 다음 마이크로 어드레스 생성회로 121에는 마이크로 어드레스의 +1회로 123, 처리중의 스테이터스(status)정보를 수신하여 이것을 선택하는 선택회로 124, 디코오더 125 마이크로명령내에 다음어드레스 제어 피일드가 세트되는 보지 레지스터 126, 당해 피일드내의 콘트롤 코오드(분기조건 등)가 세트되는 보지 레지스터 127, 분기가 생길 경우에 있어서 당해 분기처리가 종료한 때의 리턴(return)어드레스를 보지하는 링크(link) 레지스터 128 등을 구비하고 있다.

상기 셀렉터 180내에는 8비트 단위의 정보를 선택하는 제 1 의 멀티플렉서 181과 4비트의 단위의 정보를 선택하는 제 2 의 멀티플렉서 182가 존재하고 있다.

제 2 도에 도시된 제어메모리 120로부터 판독된 마이크로 명령(명령 P로 가정한다)이 분기 등의 특별한 명령이 아닌 경우에는 당해 마이크로 명령중의 다음 어드레스 제어 피일드(CS next add.contl.field)에 있어서의 콘트롤 코오드에는 분기명령이 아니라는 취지의 표시가 되어있다. 이것은, 제 3 도에 도시된 디코오더 125로부터 제 1 의 멀티플렉서 181과 제 2 의 멀티플렉서에 통진된다. 따라서 이 경우에는, 상기 명령 P의 마이크로 어드레스를 보지하고 있는 다음 마이크로 어드레스 레지스터(NMAR)190의 내용(도시 ADRS-12비트분)이 마이크로 어드레스 +1호로 123을 통해서 +1 되어서, 제 1 의 멀티플렉서 181을 #4 내지 #11비트가 통과되도록 하는 한편 제 2 의 멀티플렉서 182를 #0 내지 #3비트가 통과되도록 한다. 그리하여 양자의 출력이 통합되어서, 새로운 마이크로 어드레스로서 다음의 명령(P+1)을 억세스하게끔 NMAR 190에 세트된다.

제 2 도에 도시된 제어메모리 120으로부터 판독된 마이크로 명령(명령 Q라 가정한다)이 분기명령이었던 경우에는, 당해 마이크로 명령 Q중의 그 다음 어드레스 제어 피일드로 분기선 어드레스가 기술되어 있고 또한 이뜻은 콘트롤 코오드로 지시되어 있다. 이 상태는 디코오드 125에 의해서 해독되어, 제 1 의 멀티플렉서 181과 제 2 의 멀티플렉서 182에 통지된다. 또 해당 분기명령이 조건분기 명령인 경우에는 그 조건을 선택하기 위해 도시된 선택회로 124에도 통지된다. 또한 해당 분기 명령이 분기후에 Q+1의 명령에 복귀해야 될 때에는 링크 레지스터 128에도 그 조건이 통지된다. 이 결과 링크 레지스터 128에는, 상기 마이크로 어드레스 +1 회로 123으로부터의 출력(명령(Q+1)의 어드레스)가 세트되어, 분기처리가 종료해서 원래의 루틴(routine)으로 명령이 돌아온 때의 리턴 어드레스로 보지된다. 또 선택회로 124에서는 당해 처리중의 스테이터스 정보에 의거해서 당해 분기가 성립되는가 아닌가를 판정하여 선택회로 124는 이 판정결과를 제 1 의 멀티플렉서 181에 통지한다.

당해 분기가 성립된 경우에는, 제 1 의 멀티플렉서 181은 레지스터 126의 내용인 분기선 어드레스(#4 내지 #11비트분)을 통과시킨다. 한편 제 2 의 멀티플렉서 182에 있어서는, 명령(Q+1)의 어드레스중의 #0 내지 #3 비트를 통과시킨다. 그리고 NMAR 190에는 양자 멀티플렉서의 출력이 통합된 형태로 분기선 마이크로 어드레스로서 세트된다.

물론, 상기 선택회로 124로부터의 출력에 의해서 분기가 불성립된 경우에는, 마이크로 어드레스 +1 회로 123으로부터의 출력 즉 명령(Q+1)의 어드레스가 NMAR 190에 세트된다.

상기 분기처리에 대응한 분기선 루틴의 처리가 종료한 경우에는, 그 시점에서 제어메모리 120으로부터 판독된 마이크로 명령(명령 R이라 가정한다)에는 상기 다음 어드레스 제어 피일드중의 콘트롤 코오드에 이 취지가 기재되어 있다. 따라서 이 경우에는 제 3 도에 도시된 디코오더 125가 이 취지를 식별해서, 제 1 의 멀티플렉서 181과 제 2 의 멀티플렉서 182에 통지한다. 이 경우, 양자 멀티플렉서 181과 182는 도시된 링크 레지스터 128의 내용 즉, 상기 명령(Q+1)의 어드레스를 NMAR 190에 세트시키도록 동작한다.

상술한 바와같이 제 2 도에 도시된 제어 메모리 120을 억세스하면서 그 다음의 마이크로 명령의 어드레스가 결정되지만, 본 발명의 대상인 서브 오퍼레이숀 코오드(SOP)가 존재하는 명령이, 제 2 도에 도시된 명령 레지스터(IR)101에 세트되었다고 한다. 이 경우에는, 제 2 도를 참조해서 개략 설명한 바와같이, 당해 명령의 오퍼레이숀 코오드(OP)로서 제어메모리 120이 억세스됨과 아울러, 당해 오퍼레이숀 코오드(OP)가 검출회로 160에 통지된다. 그리고 동 시기에, 서브 오퍼레이숀 코오드(SOP)에 의해 서브 오퍼레이숀용 제어메모리(SUBOPCS)140이 억세스된다. 그에 의해 단 하나의 마이크로 명령(여기서 명령 S로 가정함)이 제 2 도에 보인 제어 메모리 120으로부터 판독된다.

그리고 상기 SUBOPCS 140으로부터는 당해 서브 오퍼레이숀 코오드(SOP)에 대응한 복수개분의 각각 상이한 선두 어드레스 데이터가 판독됨과 동시에 상기 검출회로 160으로부터의 출력에 의거해서 셀렉터 150에서 하나의 선두 어드레스 데이터(#6 내지 #11 비트)가 추출된다.

또한 검출회로 160으로부터의 출력에 의해서 인코오드 회로(ENCODE)170으로부터 선두 어드레스 데이터의 #4 내지 #5 비트분으로 출력된다. 상기 두 출력은 #4 내지 #11 비트로서 제 1 의 멀티플렉서 181에 함께 공급된다.

상기와 같이 서브 오퍼레이숀 코오드(SOP)를 갖는 명령에 대응해서 마이크로 프로그램의 선두 어드레스를 추출하는 처리의 경우에는, 상기 명령 S의 소정의 피일드 또는 그것을 제 2 도에 도시된 디코오더 122로 디코오드해서 얻은 신호는 제 3 도의 상부에 표시한 서브 오퍼레이숀 명령(subop-inst)신호로서 예를들면 논리「1」로 세트되어 이 취지가 제 1 의 멀티플렉서 181에 통지된다. 따라서 이 경우에는, 상기 셀렉터 150와 상기 인코오드 회로 170으로부터 공급되는 어드레스 정보가 선택되어서 NMAR 190으로 세트된다.

Claims (4)

1. 마이크로 프로그램 제어에 의해서 오퍼레이숀 코오드(11)와 같이 서브 오퍼레이숀 코오드(112)를 갖는 명령의 처리를 하는 정보처리 장치에 있어서, 서브 오퍼레이숀 코오드로서 검색되는 제 1 의 수단(140)과, 해당 제 1 의 수단에 기억될 분기 선정보를 베이스로 서브 오퍼레이숀 코오드를 갖는 명령의 마이크로 프로그램의 선두 어드레스를 계산하는 제 2 의 수단(110, 121, 150, 160, 170, 180)를 마련하여, 상기 제 1 의 수단과 제 2 의 수단에 의해서, 서브 오퍼레이숀 코오드를 갖는 명령의 선두의 마이크로 명령을 판독하도록 한 것을 특징으로 하는 마이크로 프로그램 제어방식.
2. 제 1 항에서, 상기 제 1 의 수단(140)은 개개의 기억위치내에 상기 오퍼레이숀 코오드에 의거해서 분별될 수 있는 복수개의 상기 분기선 정보를 기억하도록 구성됨과 아울러 상기 제 2 의 수단은 상기 오퍼레이숀 코오드를 해독해서 그 결과를 출력하여(160)상기 복수개의 분기선 정보중의 하나를 선택하도록(150) 구성된 것을 특징으로 하는 마이크로 프로그램 제어방식.
3. 제 2 항에서, 마이크로 프로그램 제어에 의해서, 오퍼레이숀 코오드와 더불어 오퍼레이숀 코오드를 갖는 명령의 처리를 행하는 상기 정보처리 장치는, 상기 오퍼레이숀 코오드로서 검색되는 제 3 의 수단(120)을 구비하여 해당 제 3 의 수단은 상기 마이크로 프로그램 제어를 실행하기 위한 마이크로 명령을 기억하고 있음을 특징으로 하는 마이크로 프로그램 제어방식.
4. 제 3 항에서, 상기 서브 오퍼레이숀 코오드(112)를 갖는 명령의 선두의 마이크로 명령은, 상기 오퍼레이숀 코오드로서 상기 제 3 의 수단(120)을 검색한 결과(subop-inst)와, 상기 서브 오퍼레이숀 코오드로서 상기 제 1 의 수단(140)을 검색한 결과와, 상기 제 2 의 수단(160)에 의해서 상기 오퍼레이숀 코오드를 해독한 결과에 의거해서 당해 마이크로 명령의 마이크로 어드레스를 결정해서 판독되는 것을 특징으로 하는 마이크로 프로그램 제어방식.

Images