KR900001440Y1 - Automatic gain control circuit - Google Patents

Automatic gain control circuit Download PDF

Info

Publication number
KR900001440Y1
KR900001440Y1 KR2019860018715U KR860018715U KR900001440Y1 KR 900001440 Y1 KR900001440 Y1 KR 900001440Y1 KR 2019860018715 U KR2019860018715 U KR 2019860018715U KR 860018715 U KR860018715 U KR 860018715U KR 900001440 Y1 KR900001440 Y1 KR 900001440Y1
Authority
KR
South Korea
Prior art keywords
transistor
resistor
collector
amplifier
base
Prior art date
Application number
KR2019860018715U
Other languages
Korean (ko)
Other versions
KR880010831U (en
Inventor
임현태
Original Assignee
삼성전자주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한형수 filed Critical 삼성전자주식회사
Priority to KR2019860018715U priority Critical patent/KR900001440Y1/en
Publication of KR880010831U publication Critical patent/KR880010831U/en
Application granted granted Critical
Publication of KR900001440Y1 publication Critical patent/KR900001440Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
    • H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
    • H03G3/3015—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable using diodes or transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H04R3/007—Protection circuits for transducers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.No content.

Description

오디오 증폭기의 자동 이득 조정 회로Automatic gain adjustment circuit of audio amplifier

제1도는 본 고안의 오디오 증폭기의 자동이득 조정 회로도.1 is an automatic gain adjustment circuit diagram of an audio amplifier of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 증폭기의 자동이득 조정회로 OP : 연산 증폭기10: amplifier automatic gain adjustment circuit OP: operational amplifier

R1~R6 : 저항 R2 : 부하저항R1 ~ R6: Resistance R2: Load Resistance

C1 : 콘덴서 Q1~Q4 : 트랜지스터C1: Capacitor Q1 ~ Q4: Transistor

VR : 가변저항VR: Variable resistor

본 고안은 오디오 및 음향 기기에 있어서 연산 증폭기에 과 입력이 인가될 경우나 또는 팝 노이즈 현상이 발생할 경우에 증폭기의 전압이득을 조정하여 증폭기의 출력 이득을 조정할 수 있도록 한 오디오 증폭기의 자동 이득 조정회로에 관한 것이다.The present invention is an automatic gain adjusting circuit of an audio amplifier that adjusts the output gain of an amplifier by adjusting the voltage gain of the amplifier when an over input is applied to an operational amplifier or a pop noise phenomenon in an audio and audio device. It is about.

종래의 오디오 기기에서는 과 입력이 인가될 경우나 팝 노이즈 현상등으로 인하여 앰프가 왜곡 현상을 일으킬 수도 있으며 또한 스피커에 부담을 줌으로서 스피커가 파손되게 되는 결점이 있었다.In the conventional audio device, the amplifier may cause distortion due to excessive input or pop noise, and the speaker may be damaged by burdening the speaker.

본 고안은 이와 같은 결점을 해결하고자 하기 위하여 증폭기의 자동이득 조정회로를 구성함으로써 연상 증폭기에 과 입력이 인가될 경우 증폭기의 전압 이득을 조정하여 증폭기의 출력이득을 조정할 수 있게 하여 증폭기의 왜곡 현상 및 스피커의 부담을 줄일 수 있게 안출한 것으로 이하 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.In order to solve this drawback, the present invention configures the amplifier's automatic gain adjusting circuit so that when the over input is applied to the associative amplifier, the amplifier's output gain can be adjusted by adjusting the amplifier's voltage gain. In order to reduce the burden on the speaker to be described in detail by the accompanying drawings as follows.

입력단자(Vin)는 연산증폭기(OP)의 비 반전(+)입력단자에 연결하고 연산 증폭기(OP)의 반전(-)입력단자는 저항(R2)을 통하여 연산증폭기(OP)의 출력단과 연결하며 연산증폭기(OP)의 출력단은 부하저항(R2)과 연결함과 아울러 증폭기의 자동이득 조정회로(10)내의 저항(R6)과 콘덴서(C1)를 통하여 트랜지스터(Q1)의 베이스에 연결하고 트랜지스터(Q1)의 에미터는 접지하며 트랜지스터(Q1)의 콜렉터에는 저항(R5)을 통하여 외부전원(Vcc)이 인가되게 하고 트랜지스터(Q3)의 콜렉터에는 다이오드(D1)를 연결하여 접지시킴과 아울러 트랜지스터(Q4)의 베이스에 연결하고 트랜지스터(Q4)의 에미터는 접지하며 트랜지스터(Q4)의 콜렉터는 가변저항(VR) 및 저항(R1)을 통하여 연산증폭기(OP)의 반전(-)입력단과 연결 구성한 것으로 이와 같이 구성된 본 고안의 작용 효과를 설명하면 다음과 같다.The input terminal Vin is connected to the non-inverting (+) input terminal of the operational amplifier OP, and the inverting (-) input terminal of the operational amplifier OP is connected to the output terminal of the operational amplifier OP through the resistor R2. The output terminal of the operational amplifier OP is connected to the load resistor R2 and is connected to the base of the transistor Q1 through the resistor R6 and the capacitor C1 in the automatic gain adjusting circuit 10 of the amplifier. The emitter of Q1 is grounded, the external power supply Vcc is applied to the collector of transistor Q1 through a resistor R5, and the diode D1 is connected to the collector of transistor Q3 to ground and the transistor ( It is connected to the base of Q4, the emitter of transistor Q4 is grounded, and the collector of transistor Q4 is connected to the inverting (-) input terminal of operational amplifier OP through variable resistor VR and resistor R1. Explaining the effect of the present invention configured as described above And the like.

먼저 연산증폭기(OP)의 입력단에 정상 입력이 인가되면 연산증폭기(OP)의 출력은 부하저항(RL)과 저항(R6)에 의하여 전압 강하가 되어 트랜지스터(Q1)가 도통하지 못하고, 따라서 트랜지스터(Q2)는 외부 전원(Vcc)이 저항(R5)을 통하여 트랜지스터(Q3)의 베이스에 가해져 도통 상태가 되어 전원(Vcc)은 저항(R4)과 트랜지스터(Q2)의 콜렉터와 에미터 측을 통해 접지됨으로 상기 트랜지스터(Q2)의 콜렉터 전압은 로우 상태가 되고 이 로우신호는 트랜지스터(Q3)의 베이스에 가해져 트랜지스터(Q3)가 도통된다.First, when a normal input is applied to the input terminal of the operational amplifier OP, the output of the operational amplifier OP drops due to the load resistor RL and the resistor R6, so that the transistor Q1 cannot conduct. Q2) is connected to the base of the transistor Q3 through the resistor R5 via the resistor R5 and becomes conductive, so that the power source Vcc is grounded through the collector and emitter sides of the resistor R4 and transistor Q2. As a result, the collector voltage of the transistor Q2 becomes low, and the low signal is applied to the base of the transistor Q3 to conduct the transistor Q3.

이때, 외부전원(Vcc)이 저항(R3)과 트랜지스터(Q3)의 에미터와 콜렉터 측을 통해 트랜지스터(Q4)의 베이스에 가해져 트랜지스터(Q4)가 도통된다.At this time, the external power source Vcc is applied to the base of the transistor Q4 through the resistor R3 and the emitter and collector side of the transistor Q3 to conduct the transistor Q4.

따라서, 저항(R1)가 가변저항(VR)은 병렬로 연결되어 있으므로 증폭기의 전압 이득은가 되게 되는 것이다.Therefore, since the resistor R1 is connected in parallel with the variable resistor VR, the voltage gain of the amplifier is Will be.

한편 연산 증폭기(OP)의 입력단에 과 입력이 인가되면 연산증폭기(OP)의 출력은 부하저항(RL) 및 저항(R6), 콘덴서(C1)를 통하여 트랜지스터(Q1)의 베이스에 가해져 트랜지스터(Q1)가 도통된다.On the other hand, when an over input is applied to the input terminal of the operational amplifier OP, the output of the operational amplifier OP is applied to the base of the transistor Q1 through the load resistor RL, the resistor R6, and the capacitor C1, and thus the transistor Q1. ) Is conducted.

이때 외부전원(Vcc)은 저항(R5)과 트랜지스터(Q1)의 콜렉터 및 에미터측을 통하여 접지되어 트랜지스터(Q2)의 베이스에는 저 전위가 인가되어 트랜지스터(Q2)는 부도통되고, 따라서 트랜지스터(Q2)의 콜렉터에는 하이 전위가 인가되어 트랜지스터(Q3)의 베이스에 가해지므로 트랜지스터(Q3)도 부도통되고, 따라서 트랜지스터(Q4)의 베이스에도 저 전위가 인가되어 트랜지스터(Q4)로 부도통된다.At this time, the external power supply Vcc is grounded through the resistor R5 and the collector and emitter side of the transistor Q1, and a low potential is applied to the base of the transistor Q2 so that the transistor Q2 is not conducting. ), The high potential is applied to the collector of the transistor Q3 and applied to the base of the transistor Q3, so that the transistor Q3 is also not conducting. Therefore, a low potential is also applied to the base of the transistor Q4 and is not conducting to the transistor Q4.

그러므로 증폭기의 전압 이득은가 되는 것이다.Therefore, the voltage gain of the amplifier To be.

이상에서 설명한 바와 같이 본 고안은 오디오 기기에 있어서 증폭기에 과 입력이 인가될 경우나 팝 노이즈 현상이 발생할 경우에 증폭기의 전압 이득을 조정하여 증폭기의 출력 전압이득을 조정할 수 있게 함으로써 증폭기의 왜곡 현상을 방지하고, 또한 스피커에 부담을 주지 않아 스피커를 보호함으로써 원활한 음을 들을 수 있게 되는 이점을 제공하게 되는 것이다.As described above, the present invention adjusts the amplifier's output voltage gain by adjusting the amplifier's voltage gain when an over input is applied to an amplifier or a pop noise phenomenon in an audio device. And protects the speaker by not burdening the speaker, thereby providing an advantage of allowing smooth sound.

Claims (1)

오디오 증폭 회로에 있어서 과입력시 연산증폭기의 출력이득을 조정할 수 있도록 상기 연산증폭기(OP)의 출력단자는 증폭기의 자동이득 조정회로(10)내의 저항(R6)과 콘덴서(C1)를 통하여 트랜지스터(Q1)의 베이스에 연결하고 트랜지스터(Q1)의 에키터가 접지된 그의 콜렉터는, 트랜지스터(Q2)의 베이스와 저항(R5)을 통하여 전원단자(Vcc)에 연결하고, 상기 트랜지스터(Q2)의 에미터가 접지된 그의 콜렉터는, 트랜지스터(Q3)의 베이스와 저항(R4)을 통하여 전원단자(Vcc)에 연결함과 아울러 상기 트랜지스터(Q3)의 콜렉터에는 다이오드(D1) 및 트랜지스터(Q4)의 베이스를 연결하고 트랜지스터(Q3)의 에미터는 저항(R3)을 통하여 전원단자(Vcc)에 연결하는 한편 트랜지스터(Q4)의 에미터가 접지된 그의 콜렉터는 가변저항(VR)을 통하여 상기 연산 증폭기(OP)의 반전 입력단자에 연결하여서 구성됨을 특징으로 하는 오디오 증폭기의 자동이득조정장치.In the audio amplification circuit, the output terminal of the operational amplifier OP can adjust the output gain of the operational amplifier during over-input through the resistor R6 and the capacitor C1 in the automatic gain adjusting circuit 10 of the amplifier. Is connected to a base of the transistor Q1 and the collector of the transistor Q1 is grounded, and the collector of the transistor Q2 is connected to the power supply terminal Vcc through the base of the transistor Q2 and the resistor R5, and the emitter of the transistor Q2. The grounded collector is connected to the power supply terminal Vcc through the base of the transistor Q3 and the resistor R4, and the diode D1 and the base of the transistor Q4 are connected to the collector of the transistor Q3. The collector of the transistor Q3 is connected to the power supply terminal Vcc through the resistor R3, while the collector of which the emitter of the transistor Q4 is grounded is connected through the variable resistor VR to the operational amplifier OP. On the inverting input terminal of Automatic gain control device of an audio amplifier, characterized in that by connecting.
KR2019860018715U 1986-11-28 1986-11-28 Automatic gain control circuit KR900001440Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860018715U KR900001440Y1 (en) 1986-11-28 1986-11-28 Automatic gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860018715U KR900001440Y1 (en) 1986-11-28 1986-11-28 Automatic gain control circuit

Publications (2)

Publication Number Publication Date
KR880010831U KR880010831U (en) 1988-07-28
KR900001440Y1 true KR900001440Y1 (en) 1990-02-26

Family

ID=19257448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860018715U KR900001440Y1 (en) 1986-11-28 1986-11-28 Automatic gain control circuit

Country Status (1)

Country Link
KR (1) KR900001440Y1 (en)

Also Published As

Publication number Publication date
KR880010831U (en) 1988-07-28

Similar Documents

Publication Publication Date Title
US4255716A (en) Automatic gain control circuit
KR900001440Y1 (en) Automatic gain control circuit
KR840000139A (en) Noise Sensitivity Reduction Circuit for Automatic Gain Control System of Television Receiver
US4013972A (en) Amplifier with gain control means
KR900006544Y1 (en) Auto-control circuit of audio output level
US4038566A (en) Multiplier circuit
JPS631768B2 (en)
US4274058A (en) Amplifier with separate AC and DC feedback loops
ES8206117A1 (en) Variable emitter degeneration gain-controlled amplifier
JPH0326565B2 (en)
US3702443A (en) Audio-frequency signal level control circuit
US4303891A (en) Monolithic integrated circuit with frequency dependent amplification
KR890007296Y1 (en) Amplification circuit with non-signal band
JPS6336745Y2 (en)
KR910006585Y1 (en) Pre amplification circuit
EP0793339A3 (en) Electronic volume control circuit with controlled output characteristic
US5111159A (en) Amplifier circuit with open-loop gain that can be varied with respect to closed-loop gain
JPS5931045Y2 (en) feedback amplifier circuit
SU1584076A1 (en) Voltage repeater
KR900001422Y1 (en) Pop noise reduction circuit
CA2065635A1 (en) Transistor direct-coupled amplifier
TW361009B (en) Variable gain amplifier circuit
SU647850A1 (en) Controllable amplifier
KR940000264B1 (en) Auto-gaining control circuit
JPS6130328Y2 (en)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980124

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee