KR890003394B1 - Push-pull switching regulator - Google Patents

Push-pull switching regulator Download PDF

Info

Publication number
KR890003394B1
KR890003394B1 KR1019860011606A KR860011606A KR890003394B1 KR 890003394 B1 KR890003394 B1 KR 890003394B1 KR 1019860011606 A KR1019860011606 A KR 1019860011606A KR 860011606 A KR860011606 A KR 860011606A KR 890003394 B1 KR890003394 B1 KR 890003394B1
Authority
KR
South Korea
Prior art keywords
output
horseshoe
error amplifier
amplifier
push
Prior art date
Application number
KR1019860011606A
Other languages
Korean (ko)
Other versions
KR880008503A (en
Inventor
조옥형
박윤옥
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR1019860011606A priority Critical patent/KR890003394B1/en
Publication of KR880008503A publication Critical patent/KR880008503A/en
Application granted granted Critical
Publication of KR890003394B1 publication Critical patent/KR890003394B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/125—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M3/135—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M3/137—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Abstract

The regulator for preventing deflective magnetic field caused by non- symmetry of a transformer by resetting deflective magnetic field in every 2 cycle of oscillation includes a flip-flop unit (24) for dividing the output of oscillator (26) to halves, a trigger signal generator (31) for generating the trigger signal, a sample and hold circuit (27) for sampling and holding the outputs of an error amplifier (21) and a deflective magnetic field detector (30), an amplifier (28) for amplifying detected voltage by the detector (30), and a compensator (29) for compensating the deflective magnetic field by adding or substracting the output of the detector (30) to/from the amplified and sampled error signal.

Description

푸시-풀 스위칭 레굴레이터Push-pull switching regulator

제1도는 종래의 푸시-풀 스위칭 레굴레이터.1 is a conventional push-pull switching regulator.

제2도는 본 발명의 푸시-풀 스위칭 에굴레이터.2 is a push-pull switching emulator of the present invention.

제3도는 본 발명의 편자량 검출회로.3 is a horseshoe weight detection circuit of the present invention.

제4도는 제2도의 각부분의 파형도.4 is a waveform diagram of each part of FIG.

＊ 도면의 주요부분에 대한 부호의 설명＊ Explanation of symbols on main parts of drawing

10, 20 : 제어회로 11, 21 : 오차증폭기10, 20: control circuit 11, 21: error amplifier

12, 22 : 캐리어 발생부 13, 23 : 비교기12, 22: carrier generating unit 13, 23: comparator

14, 24 : 플립플롭 15, 25 : 구동부14, 24: flip-flop 15, 25: drive unit

16, 26 : 발진부 27 : 샘플-호울드16, 26: oscillation unit 27: sample-holder

28 : 증폭기 29 : 편자보상회로28: amplifier 29: horseshoe compensation circuit

30 : 편자량 검출부 31 : 샘플-호울드 트리거부30: horseshoe detection unit 31: sample-holder trigger unit

300 : 적분기 T11, T12, T21, T22: 트랜지스터300: integrator T 11 , T 12 , T 21 , T 22 : transistor

A1, A2: 앤드게이트 A30, B : 트랜지스터의 베이스A 1 , A 2 : AND gate A 30 , B: base of transistor

R : 저항 C : 캐패시터R: Resistor C: Capacitor

T : 트랜스 V1: 입력전압T: Transformer V 1 : Input Voltage

NP, NC: 1차및 편자 검출부 권선의 권선수N P , N C : Number of turns of primary and horseshoe detector windings

VP, VC: 1차및 편자검출부 권선의 권선전압V P , V C : Winding voltage of primary and horseshoe detector windings

Vres : 편자검출부의 출력전압Vres: Output voltage of horseshoe detector

본 발명은 종래의 푸시 풀 스위칭 레굴레이터(Push-Pull Switching Regulator)의 결점인 편자를 발진주기의 매 2사이클(Cyclr)마다 리세트(Reset)하여 스위칭 소자를 안전한 상태에서 사용하고, 원활한 동작을 시켜 안정화된 출력전압을 얻기 위한 편자를 방지한 푸시풀 스위칭 레굴레이터(Push-Pull Switching Regulator)에 관한 것이다.The present invention resets the horseshoe, which is a drawback of the conventional push-pull switching regulator, every two cycles of the oscillation cycle (Cyclr) to use the switching element in a safe state, and provides smooth operation. The present invention relates to a push-pull switching regulator which prevents a horseshoe to obtain a stabilized output voltage.

제1도는 종래의 푸시풀 스위칭 레굴레이터(Push-Pull Switching Regulator)블럭도로써, 트랜지스터(T11, T12)의 에미터는 함께 접속하여 입력전압(V1)을 통해 트랜스(T)의 1차측의 단자(2)에 연결되고, 콜렉터도 트랜스의 1차측의 단자(1·3)에 견결되며, 트랜스(T)의 2차측의 단자(4·6)에 다이오드(D1, D2)의 애노우드가 연결되고, 캐소오드는 가변코일(Cv)을 통해서 트랜스(T)의 2차측의 단자(5)에 접속된 콘덴서(C1)와 저항(R1)에 연결되며, 저항(R1)은 저항(R2)에 출력단(Vout)이 연결되어 있다.1 is a conventional push-pull switching regulator block diagram, in which the emitters of the transistors T 11 and T 12 are connected together to connect the primary side of the transformer T through the input voltage V 1 . Is connected to the terminal (2) of the collector, and the collector is also connected to the terminals (1 · 3) of the primary side of the transformer, and the diodes (D 1 , D 2 ) are connected to the terminals (4 · 6) of the secondary side of the transformer (T). The anode is connected, and the cathode is connected to the capacitor C 1 and the resistor R 1 connected to the terminal 5 on the secondary side of the transformer T through the variable coil Cv, and the resistor R 1. ) Is connected to the output terminal (Vout) to the resistor (R 2 ).

제어부(10)는 요구전압과 출력전압을 비교하여 그 오차를 증폭해서 출력하는 오차 증폭기(11)와, 오차증폭기(11)의 출력과 비교하여 듀티(Duty)를 결정하는 캐리어 발생부(12)와, 오차증폭기(11)의 출력과 캐리어를 비교하는 비교부(13)와, 푸시풀(Push-pull)동작수행을 위한 이상분할회로(14)와, 스위칭 소자를 구동시키는 구동부(15)와, 이 모든 부분 회로들에 동기를 부여하고 스위칭 주기를 결정하는 발진부(16)로 구성되어 있다. 제1도를 참조하면, 오차증폭기(11)에서 요구전압과 출력전압의 차를 증폭하고 캐리어 발생부(12)의 출력신호인 캐리어신호와 비교부(13)에서 비교하여 차를 없애는 방향으로 듀티(Duty)를 결정하며, 이상분할회로(14)에서 푸시풀(Pudh-Pull)동작이 가능하도록 이상분할한 신호를 주 스위칭 소자를 구동시키는 구동부(15)에 인가하는 것이다. 따라서 상기한 회로는 스위칭 소자의 불균일, 트랜스 권선의 비대칭으로 편자가 발생하기 쉽고, 이것을 그대로 방치할 경우 동작 불능상태를 가져올 뿐만 아니라 과전류가 흘러 스위칭소자를 파괴하는 문제점이 있었다.The controller 10 compares the required voltage with the output voltage, amplifies the error, and outputs an error amplifier 11. The carrier generator 12 determines the duty by comparing the output of the error amplifier 11. And a comparator 13 for comparing the output of the error amplifier 11 and a carrier, an abnormal division circuit 14 for performing push-pull operation, a driver 15 for driving a switching element, And an oscillator 16 which motivates all these partial circuits and determines the switching period. Referring to FIG. 1, the error amplifier 11 amplifies the difference between the required voltage and the output voltage and compares the carrier signal, which is the output signal of the carrier generator 12, with the comparator 13 to remove the difference. To determine the duty, the abnormally divided signal is applied to the driver 15 for driving the main switching element so that the push-pull operation can be performed in the abnormal division circuit 14. Therefore, the above-described circuit is a non-uniformity of the switching element, the asymmetry of the transformer winding is likely to generate a horseshoe, and if left as it is, not only brings an inoperable state but also has a problem in that the overcurrent flows and destroys the switching element.

본발명은 상기한 문제점을 해결하기 위해 안출한 것으로 상기한 편자의 양및 방향을 검출하여 리세트(Reset)시켜 주므로써 스위칭소자를 안전한 상태에서 사용하고, 원활한 동작을 시켜 안정화된 출력전압을 얻는 것이 본발명의 목적이다.The present invention has been devised to solve the above problems, and by detecting and resetting the amount and direction of the horseshoe, it is possible to use a switching element in a safe state and to obtain a stable output voltage by performing a smooth operation. It is the purpose of the present invention.

이하에 첨부된 제2도, 제3도, 제4도를 참조하여 본 발명의 실시예를 설명한다.An embodiment of the present invention will be described with reference to FIGS. 2, 3, and 4 attached below.

제2도는 본고안의 편자를 방지한 푸시풀스위칭레굴레이터(Push Pull Switching Regulator)의 회로도로써, 제어부(20)는 스위칭주기를 결정하고 제어부(20)의 각 회로에 동기를 부여하는 발진부(26)와, 푸시-풀(Push-Pull)동작을 수행하기 위한 플립플롭(24)와, 플립플롭(24)의 한단의 출력전이시에 펄스를 발생하여 샘플-오울드(Sample-Hold)부(27)에 샘플(Sample)명령을 내리는 트리거 신호부(31)와, 트리거신호에 맞추어 오차증폭기(21)와 편자량 검출회로(30)의 출력을 샘플(Sample)하여 호울드(Hold)하는 샘플-호울드(Sample-Hold)부(27)와, 요구전압과 출력전압과의 차를 증폭하여 출력하는 오차증폭기(21)와, 편자량을 검출하는 편자량 검출부(30)와, 편자량 검출부의 출력을 증폭하는 펴자량 검출 전압증폭부(289와, 편자를 리세트(Resrt)시키기 위하여 오차증폭기(21)에서 샘플-호울드(Sample-Hold)된 신호를 증감시켜 비교부(23)에 출력하는 편자보상회로(29)와, 편자보상회로(29)의 출력과 비교하여 듀티(Duty)를 결정하는 캐리어를 발생시키는 캐리어발생부(22)와, 캐리어의 편자보상회로(29)의 출력을 비교하는 비교부(23)와, 스위칭소자를 구동하는 구동부(25)로 구성되어져 있다.FIG. 2 is a circuit diagram of a push pull switching regulator preventing the horseshoe of the present invention. The control unit 20 determines a switching cycle and synchronizes each circuit of the control unit 20 with an oscillator 26. And a flip-flop 24 for performing a push-pull operation, and a sample-hold unit 27 by generating a pulse at an output transition of one stage of the flip-flop 24. A sample that holds and triggers the output of the error amplifier 21 and the deviation detection circuit 30 in accordance with the trigger signal. Sample-Hold unit 27, an error amplifier 21 for amplifying and outputting a difference between a required voltage and an output voltage, a horseshoe amount detector 30 for detecting a horseshoe amount, and a horseshoe amount detector A flat-field detection voltage amplifier 289 that amplifies the output and a sample-holder from the error amplifier 21 to reset the horseshoe. A carrier generating unit for generating a carrier for determining a duty by comparing the output of the horseshoe compensating circuit 29 with the horseshoe compensating circuit 29 for increasing and decreasing the held signal and outputting the comparator 23; 22, a comparator 23 for comparing the output of the carrier compensation circuit 29 of the carrier, and a driver 25 for driving the switching element.

제2도를 참조하면, 편자량 검출회로(30)에서 편자의 양과 방향을 검출하고, 이편자를 리세트(Reset)하기 위해 편자보상회로(29)에서 편자를 없애도록 오차증폭기(21)의 출력을 증가 또는 감소시킨후 듀티(Duty)를 정하는 비교부(23)로 보내진다. 여기서 요구전압을 얻기위해서 편자량검출회로(30)의 출력이 0일때, 즉 편자가 일어나지 않을 때의 푸시-풀(Pudh-Pull)동작의 총 듀티(Duty)는 편자량 검출회로(30)의 출력이 0가 아닐때, 즉 편자가 일어나서 이를 보상할때의 푸시-풀(Pudh-Pull)동작의 총 듀티는(Duty)는 같아야 한다.Referring to FIG. 2, the output of the error amplifier 21 detects the amount and direction of the horseshoe by the horseshoe weight detection circuit 30 and removes the horseshoe from the horseshoe compensation circuit 29 to reset the horseshoe. Is increased or decreased and is sent to the comparator 23 for determining the duty. Here, in order to obtain the required voltage, the total duty of the push-pull operation when the output of the horseshoe weight detection circuit 30 is zero, that is, when no horseshoe occurs, When the output is not zero, that is, the total duty of the Push-Pull operation when the horseshoe occurs and compensates for it, the total duty must be equal.

제4를 참조하면, 편자량 검출회로(30)의 출력(H)이 샘플 시각(D)에 0이라면 오차증폭기(21)의 출력(F)의 샘플(Sample)값(G)만을 캐리어(E)와 비교하고, 그 출력(N, O)을 이상분할하여 수위칭소자(T21, T22)를 구동시키게 되는데 이는 총래의 원리와 같다.Referring to the fourth, if the output H of the deviation detection circuit 30 is 0 at the sample time D, only the sample value G of the output F of the error amplifier 21 is the carrier E. ) And by dividing the output (N, O) abnormally to drive the leveling elements (T 21 , T 22 ), which is the same as the conventional principle.

그러나 편자량 검출회로(30)의 출력(H)이 샘플(Sample)시각에 0가 아니라면, 그 샘플(Sample)값(I)을 편자량 검출 전압증폭부(28)에서 증폭하고, 오차증폭기(21)의 출력(F)의 샘플 값(G)에 더해지거나 빼게 된다. 여기서샘풀 값(I)이 0보다 작을때, 즉 트랜지스터(T21)의 도통시간이 트랜지스터(T22)의 도통기간보다 길을때는 이를 보상하기 위해 편차보상회로(29)의 출력(J)은 오차증폭기(21)의 출력(F)의 샘플 값(G)을 보상전압만큼 증가시키고, 다른 출력(E)은 초차증폭기(21)의 출력(F)의 샘플 값(G)을 보상전압 만큼 감소시며 총 듀티(Duty)를 일정하게 유지하며, 편자를 없애도록 푸시-풀(Pudh-Pull)동작 각각의 듀티(Duty)를 조절하게 된다.However, if the output H of the deviation detection circuit 30 is not zero at the sample time, the sample value I is amplified by the deviation detection voltage amplifier 28, and the error amplifier ( It is added to or subtracted from the sample value G of the output F of 21). In this case, when the sample value I is smaller than 0, that is, when the conduction time of the transistor T 21 is longer than the conduction period of the transistor T 22 , the output J of the deviation compensation circuit 29 is The sample value G of the output F of the error amplifier 21 is increased by the compensation voltage, and the other output E decreases the sample value G of the output F of the super-order amplifier 21 by the compensation voltage. It keeps the total duty constant and adjusts the duty of each push-pull operation to remove the horseshoe.

또 샘플 값(I)이 0보다 클때, 즉 트랜지스터(T22)의 도통시간이 트랜지스터(T21)의 도통기간보다 길을 때는 이를 보상하기 위해 편차보상회로(29)의 출력(J)은 오차증폭기(21)의 출력(f)의 샘플값(G)보상 전압만큼 감소시키고, 다른 출력(K)은 오차증폭기(21)의 출력(F)의 샘플값(G)을 보상전압만큼 증가시켜서 총 듀티(Duty)를 일정하게 유지하며, 편자를 없애도록 푸시-풀(Pudh-Pull)동작 각각의 듀티(Duty)를 조절하게 된다.In addition, when the sample value I is larger than zero, that is, when the conduction time of the transistor T 22 is longer than the conduction period of the transistor T 21 , the output J of the deviation compensating circuit 29 has an error. The sample value G of the output f of the amplifier 21 is decreased by the compensation voltage, and the other output K is increased by the compensation voltage by increasing the sample value G of the output F of the error amplifier 21 by the compensation voltage. The duty is kept constant, and the duty of each push-pull operation is adjusted to remove the horseshoe.

제3도는 본 발명의 편자량을 검출하는 회로(30)의 구체 예로써 적분기(300)는 연산증폭기의 입력(-)단자는 저항(R3)을 통해서 트랜스(T)의 2차측에 연결되고, 입력(+)자는 접지된 저항(E4)에 연결되며, 입력(-)단자와 출력단(Vres)사이에 연결된 콘덴서(C2)로 이루어져 있다.3 is a specific example of the circuit 30 for detecting the amount of polarization according to the present invention. Integrator 300 has an input (-) terminal of the operational amplifier connected to the secondary side of the transformer (T) through a resistor (R 3 ). The input (+) terminal is connected to the grounded resistor (E 4 ) and consists of a capacitor (C 2 ) connected between the input (-) terminal and the output terminal (Vres).

트랜스(T)의 1차 권선에 걸리는 정압은 Vp·권선수를 Np·편자량 검출권선의 권선수를 Nc·편자량을 ψres·편자량에 비례한 제3도의 출력 전압을 Vres·발진주기를 T0라고 하면The static pressure applied to the primary winding of the transformer (T) is V p · winding N p · number of windings of the magnetic pole detection winding N c · polarization amount ψres · output voltage of FIG. If the oscillation period is T 0

Figure kpo00001
Figure kpo00001

트랜스(T)의 1차 권선에 입력저압(V1)이 인간되었을 때, 편자량(ψres)을 발생시키는 인가시간(△t)은When the input low pressure (V 1 ) is human in the primary winding of the transformer (T), the application time (Δt) for generating the horseshoe weight (ψres) is

Figure kpo00002
Figure kpo00002

식(1)식(2)식(3)으로 부터Equation (1) From Equation (2)

Figure kpo00003
Figure kpo00003

식의 편자량(ψres)을 리세트(Reset)시키기 위해 듀티(Duty)를 결정할 때 식(4)의 인간시간(△t)을 해당권선의 듀티(Duty)에서 증가 도는 감소 시켜야 한다.When determining the duty to reset the horseshoe weight (ψres) of the equation, the human time (Δt) in equation (4) should be increased or decreased in the duty of the winding.

제4도의 캐리어 파형(E)을 톱니파로 가정하고, 톱니파의 주기를 T0, 최소전압값을 Vcmon, 최대전압값을 Vcmax라고 하면, 편자량 검출전압(Vres)에 대한 증폭기(28)의 출력변화(△V)는Assuming that the carrier waveform E of FIG. 4 is a sawtooth wave, the period of the sawtooth wave is T 0 , the minimum voltage value is Vcmon, and the maximum voltage value is Vcmax, the output of the amplifier 28 with respect to the deviation detection voltage Vres. Change (△ V)

Figure kpo00004
Figure kpo00004

즉 증폭기(28)의 증폭도는

Figure kpo00005
가 된다.That is, the amplification degree of the amplifier 28
Figure kpo00005
Becomes

여기서, 인가시간(△t)의 반(

Figure kpo00006
△t)을 해당권선에서 증가(또는 감소)시키고 나머지 반(
Figure kpo00007
△t)은 다른 권선에서 감소(또는 증가)시킬 경우·증폭기는 증폭도
Figure kpo00008
의 증폭도를 갖도록 설계한다.Here, half of the application time Δt (
Figure kpo00006
Δt) increases (or decreases) in the winding and the other half (
Figure kpo00007
Δt) decreases (or increases) in the other winding
Figure kpo00008
Design to have amplification degree of.

편자가 발생하였을 때, 즉 발진부(26)의 발진주기의 매 2사이클(Cycle)마다 검출한 편자검출회로(30)의 출력(Vres)가 0이 아닐때, 이 전압(Vres)을 편자량 검출 증폭부(28)에서

Figure kpo00009
배로 증폭하고, 이 전압값(Vres)이 0보다 작을 때는 오차증폭기(21)의 출력(F)의 샘플 값(G)에 더하여 편자보상회로(29)의 출력(J)에서 출력하며, 오차증폭기(21)의 출력(F)의 샘플 값(G)에서 뺀 것은 편자보상회로(29)의 출력(K)에서 출력된다.When the horseshoe is generated, that is, when the output Vres of the horseshoe detection circuit 30 detected every two cycles of the oscillation cycle of the oscillator 26 is not zero, the voltage Vres is detected. In the amplifier section 28
Figure kpo00009
When the voltage value Vres is less than 0, the signal is output from the output J of the horseshoe compensating circuit 29 in addition to the sample value G of the output F of the error amplifier 21. The subtraction from the sample value G of the output F of (21) is output from the output K of the horseshoe compensating circuit 29.

반대로 이 전압값(Vres)이 0보다 클 때는 오차증폭기(21)의 출력(F)의 샘플 값(G)에 더한 값을 편자보상회로(29)의 출력(K)에서 출력하고, 뺀 값은 편자보상회로(29)의 출력(J)에서 출력된다. 편자보상회로(29)의 출력(J·K)을 캐리어 발생부(22)에서 발생된 캐리어와 비교부(23)에서 비교하여 듀티(Duty)를 정한다.On the contrary, when the voltage value Vres is greater than 0, the value added to the sample value G of the output F of the error amplifier 21 is output from the output K of the horseshoe compensating circuit 29, and the subtracted value is It is output from the output J of the horseshoe compensating circuit 29. The duty J is determined by comparing the output J · K of the horseshoe compensating circuit 29 with the carrier generated by the carrier generator 22 and the comparator 23.

상기한 본 발명에 의한 투시풀 스위칭 레굴레이터(Push-Pull Switching Regulator)는 스위칭소자의 불균일과 트랜스권선의 비대칭등으로 발생하는 편자를 발진주기의 메 2사이클(Cycle)마다 리세트(Reset)시켬 줌으로써 안정한 상태에서 안정된 출력을 얻을 수 있고, 보호가 큰 비중을 차지하는 대출력회로에서 아주 유용하다.The push-pull switching regulator according to the present invention described above resets the horseshoe caused by non-uniformity of the switching element and asymmetry of the transformer winding every two cycles of the oscillation cycle. It is very useful in large output circuits, where the stable output can be obtained in a stable state.

Claims (3)

발진부(26)의 출력은 2분주하는 플립플롭부(24)와, 플립플롭부(24)의 한 출력(P)을 받아 샘플-호울드(Sample-Hold)부(27)의 트리거(Trigger)신호를 발생하는 트리거(Tigger)신호 발생부(31)와, 이 신호를 받아 오차증폭기(21) 및 편자 검출회로(30)의 출력을 샘플-호울드(Sample-Hold)하는 샘플-호울드(Sample-Hold)부(27)와, 편자의 양과 방향을 검출하는 편자 검출 회로(30)와 편자검출회로(30)에서 검출된 검출전압을 증폭하는 편자검출전압등폭부(28)와, 샘플된 오차증폭기(21)의 출력(G)에서 편자검출 전압 증폭부(28)의 출력을 빼거나 더하여 비교부(23)에 출력하는 편자보상 회로(29)로 구성되어져 발진주기의 매 2사이클(Gycle)마다 편자를 리세트하여 편자를 방지하는 것을 특징으로 하는 푸시풀 스위칭 게굴레이터.The output of the oscillation unit 26 receives a flip-flop unit 24 which divides in two, and one output P of the flip-flop unit 24, and triggers the sample-hold unit 27. A trigger signal generator 31 for generating a signal and a sample-holder for receiving the signal and sample-holding the outputs of the error amplifier 21 and the horseshoe detection circuit 30 ( Sample-Hold) 27, a horseshoe detection circuit 30 for detecting the amount and direction of the horseshoe, and a horseshoe detection voltage equalizer 28 for amplifying the detected voltage detected by the horseshoe detection circuit 30, It consists of a horseshoe compensating circuit 29 outputting to the comparator 23 by subtracting or adding the output of the horseshoe detection voltage amplification unit 28 from the output G of the error amplifier 21 so that every two cycles of the oscillation period (Gycle) A push-pull switching gulgulator characterized by resetting the horseshoe for each) to prevent the horseshoe. 제1항에 있어서 편자검출회로(30)는 트랜스(T)의 2차측에 설치되는 편자검출권선과 상기편자검출권선의 출력(Vc)을 적분하는 적분기(300)로 이루어져 편자의 양 및 방향을 적분기(300)의 출력 전압(Vres)으로 검출하는 것을 특징으로하느 푸시-풀 스위칭 레굴레이터.The horseshoe detection circuit (30) according to claim 1 comprises a horseshoe detection winding line provided on the secondary side of the transformer (T) and an integrator (300) integrating the output (Vc) of the horseshoe detection winding line. Push-pull switching regulator characterized by detecting with the output voltage (Vres) of the integrator (300). 제1항에 있어서, 상기한 편자 보상회로(29)의 구조가 한 비교기(23-A)에는 오차증폭기(21)의 출력(G)에 편자검출 전압증폭부(28)의 축력을 더한값을 출력(J)하고 다른 비교기(23-B)에는 오차증폭기(21)의출력(G)에 편자검출 전압 증폭부(28)의 출력을 뺀값을 출력(K)하거나, 반대로 한 비교기(23-A)에 오차증폭기(21)의출력(G)에 편자검출전압증폭부(28)의 출력을 뺀값을 출력(K)하고, 다른 비교기(23-B)에는 오차증폭기(21)의 출력(G)에 편자검출 전압증폭부(28)의 출력을 더한 값을 출력(J)하여 편자가 발생하지 않았을 때의 총 듀티(Duty)가 같아지도록 구성된 것을 특징으로 하는 푸시-풀 스위칭 레굴레이터.The comparator 23-A having the structure of the horseshoe compensating circuit 29 is a value obtained by adding the axial force of the horseshoe detection voltage amplifier 28 to the output G of the error amplifier 21. The comparator 23-A, which is the output J and the other comparator 23-B, is obtained by subtracting the output G of the error amplifier 21 from the output G of the deviation detection voltage amplifier 28, or vice versa. ) Outputs the value obtained by subtracting the output of the horseshoe detection voltage amplifier 28 from the output G of the error amplifier 21, and outputs the error G of the error amplifier 21 to the other comparator 23-B. And the output (J) plus the output of the deviation detection voltage amplification unit (28) so that the total duty (duty) when the deviation does not occur is equal to the push-pull switching regulator.
KR1019860011606A 1986-12-30 1986-12-30 Push-pull switching regulator KR890003394B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860011606A KR890003394B1 (en) 1986-12-30 1986-12-30 Push-pull switching regulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860011606A KR890003394B1 (en) 1986-12-30 1986-12-30 Push-pull switching regulator

Publications (2)

Publication Number Publication Date
KR880008503A KR880008503A (en) 1988-08-31
KR890003394B1 true KR890003394B1 (en) 1989-09-19

Family

ID=19254606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860011606A KR890003394B1 (en) 1986-12-30 1986-12-30 Push-pull switching regulator

Country Status (1)

Country Link
KR (1) KR890003394B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008048513A (en) * 2006-08-11 2008-02-28 Toshiba Corp Semiconductor power conversion control device

Also Published As

Publication number Publication date
KR880008503A (en) 1988-08-31

Similar Documents

Publication Publication Date Title
US4618814A (en) Voltage-to-current converter circuit
US4851763A (en) Current-measuring device, especially for determining the motor current of a direct-current motor
KR19980081659A (en) Current detection circuit with automatic correction circuit of offset
US4227155A (en) Amplifier with dark current compensation
US11686902B2 (en) Photonics stabilization circuitry
US11709185B2 (en) Amplification interface, and corresponding measurement system and method for calibrating an amplification interface
US6204659B1 (en) Inductance change detection circuit
US20200393498A1 (en) Current sensor and frequency compensation method thereof
KR890003394B1 (en) Push-pull switching regulator
JP3011559B2 (en) Power multiplication circuit
US4651032A (en) Compensating integrator without feedback
JP4453463B2 (en) Triangular wave generation circuit
FI79436B (en) BILDVISNINGSANORDNING.
US10715040B1 (en) Voltage compensation circuit and voltage compensation method
JP2002033075A (en) Mass spectrometer
CN109417385B (en) Small capacitance compensation network circuit
JP7022034B2 (en) Main coil power supply and NMR system
JPH0321047B2 (en)
EP0377978A2 (en) A PLL control apparatus
JP2839293B2 (en) Constant current detection voltage holding circuit
SU1739199A1 (en) Device for information recording
JPH04200005A (en) Power amplifier
SU888332A1 (en) Single-channel device for control of rectifier
JP2616156B2 (en) Power output circuit
SU1032435A1 (en) Electric signal stabilizer

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980827

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee