KR880002693B1 - 우편전송을 위한 인터페이스장치 - Google Patents

우편전송을 위한 인터페이스장치 Download PDF

Info

Publication number
KR880002693B1
KR880002693B1 KR1019850006135A KR850006135A KR880002693B1 KR 880002693 B1 KR880002693 B1 KR 880002693B1 KR 1019850006135 A KR1019850006135 A KR 1019850006135A KR 850006135 A KR850006135 A KR 850006135A KR 880002693 B1 KR880002693 B1 KR 880002693B1
Authority
KR
South Korea
Prior art keywords
data
circuit
output
parallel
interface device
Prior art date
Application number
KR1019850006135A
Other languages
English (en)
Other versions
KR870002513A (ko
Inventor
장규항
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR1019850006135A priority Critical patent/KR880002693B1/ko
Publication of KR870002513A publication Critical patent/KR870002513A/ko
Application granted granted Critical
Publication of KR880002693B1 publication Critical patent/KR880002693B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Communication Control (AREA)

Abstract

내용 없음.

Description

우편전송의 위한 인터페이스장치
제 1 도는 본 발명이 적용되어 구성되는 SDLC데이터링크도.
제 2 도는 제 1 도에 도시된 인터페이스장치(NT1∼NTn)를 나타낸 개략적인 계통도.
제 3 도는 제 2 도에 도시된 본 발명의 인터페이스장치를 상세하게 도시해 놓은 회로도.
제 4 도는 SDLC프레임구조.
제 5 도는 제 1 도에서 인터페이스장치(NT1)와 연결된 마이크로컴푸터(CP1)사이에 데이터를 주고받는 흐름도.
제 6 도는 제 3 동 도시된 인터페이스장치(NT1∼NTn)의 내부프로그램을 설명하는 흐름도.
* 도면의 주요부분에 대한 부호의 설명
1 : 병렬입출력회로 2 : 중앙처리장치
3 : 프로그램롬 4 : 선택회로
5 : 선택구동회로 6 : 카운터/타이머회로
7 : 직렬입출력콘트롤러 CP1∼CPn : 마이크로컴퓨터
NT1∼NTn : 인터페이스장치 SR1∼SR8 : 스태틱 렘
DC1∼DC3 : 디코더 OR1, OR2 : 오아게이트
ND1∼ND4 : 낸드게이트 OS : 발진회로
SW1 : 라셋트스위치.
본 발명은 마이크로컴퓨터사이에 우편전송을 하기위해 마이크로컴퓨터에 설치된 인터페이스장치에 관한것으로, 특히 마이크로컴퓨터에서 병렬로 입출력된 우편정보를 직렬로 전송시킬 수 있도록 된 우편전송을 위한 인터페이스회로에 관한 것이다.
데이터통신시스템에서 2 또는 그 이상의 마이크로컴퓨터 및 터미날사이에 효율적이고 신뢰성있는 정보를 주고 받을 수 있기 위해서는 미리 정보의 송수신측사이에 일상 언어에서의 문법과 같은 어떤 약속이 필요한데, 이는 마이크로컴퓨터사이에서 통신을 하기 위해 프로토콜(Protocol)이라는 사전에 약속된 어떤수단이 필요하게된다. 즉 프로토콜의 목적은 결국 송수신측상이의 테이터링크를 통한 에러없는 효율적인 정보의 송·수신을 위한 것으로, 사회가 발전됨에 따라 전송요건과 응용이 더 복잡하여지고 요구사항이 많아짐에 따라 과거에 소개되었던 프로토콜들의 장점등을 유지하면서 더 진보된 프로토콜에 대한 필요성이 요구되었다.
그러나, 마이크로컴퓨터사이에 인터페이스장치를 설치해서 전자우편(ELECTRONIC MAIL)을 상호전송함에 있어서, 상기 인터페이스장치는 원거리에 있는(약 수백m∼수Km정도)다른 인터페이스장치를 통한 마이크로컴퓨터로 데이터(우편정보)를 전송할 때에는 직렬데이터의 프로토콜을 이용하는 한편, 단거리(수십Cm정도)에 연결된 자체의 마이크로컴퓨터로 데이터를 전송할 때에는 병렬데이터의 교환을 이용할 수 있도록 소규모와 단순목적의 인터페이스장치로써, 이느정도로 전송될 직렬데이터를 처리할 수 있는 가는 그 인터페이스장치의 성능에 좌우되게 된다.
이에 본 발명은 상기와 같은 사정을 감안해서 발명된 전자우편을 전송하기 위한 인터페이스장치로써, 직렬데이터로 전송하는 비트방식프로토콜인 SDLC(Synchronous Data Link Control)프로토콜을 이용해서 원거리에 설치된 다른 인터페이스장치를 통한 마이크로컴퓨터로 정확하게 송수신할 수 있고, 또 병렬데이터로서 병렬 입출력 회로를통해 근거리의 자체 마이크로컴퓨터에 공급할 수 있도록 직렬입출력콘트롤러에서 수신된 데이터로부터 우편프레임만을 발췌해서 필요없다고 인정되는 데이터를 미리 삭제시켜 자체의 마이크로 컴퓨터에서 필요없는 데이터를 분석하는데 소비되는 시간등을 줄일 수 있도록된 인터페이스장치를 제공함에 그 목적이 있다.
이하 본 발명의 구성 및 작용, 효과를 예시도면에 의거하여 상세히 설명한다.
본 발명은 외부에 있는 마이크로컴퓨터(CP1)와 인터페이스장치(NT1∼NTn)내부에 있는 태틱램(SR1∼SR8)에다 우편정보의 병렬데이터를 송수신 할 수 병렬입출력회로(1), 인터페이스장치를 제어 및 통제하는 중앙처리장치92)와 프로그램롬(3), 오아게이트(OR1)(OR2)와 인버터(IN1), 낸드게이트(ND1)(ND2) 및 디코더(DC2)(DC3)로 구성되어 상기 스태틱 램(SR1∼SR8)을 선택할 수 있는 선택회로(4), 낸드게이트(ND3)(ND4)와 디코더(DC1)로 구성되어 상기 병렬입출력회로(1)와 카운터/타이머회로(6) 및 직렬입출력 콘트롤러(7)를 선택해서 동작시키는 선택구동회로(5), 직렬데이터를 전송하는 속도를 정하는 클록신호(ø2)(ø3)를 직렬입출력 콘트롤러(7)로 공급하는 카운터/타이머회로(6) 및, 상기 스태틱 램(SR1∼SR8)이나 다른 인터페이스장치로부터 송출된 질렬데이터인 SDLC프로토콜을 송수신할 수 있는 직렬입출력콘트롤러(7)로 구성되어 있다.
미설명부호 OS는 발진회로, SW 1은 리셋트스위치, RT는 리셋트신호, 1NT는 인터럽트신호, D0∼D7는 데이터, A0∼A15는 어드레스, STR1, STR2는 스트로브신호, Q1∼Q4는 디코더 출력신호, IORE는 입출력요구신호, M1은 머신신호, RD는 독출신호, WR는 기록신호, MRE는 메모리요구신호등을 나타낸다.
제 1 도는 본 발명이 적용되어 구성되는 SDLC데이터링크도로서, 플로피디스크드라이버 또는 하으디스크드라이버를 내장하고 병렬입출력을 갖는 주국의 마이크로컴퓨터(CP1)와 여러개 종속국의 마이크로컴퓨터(CP2∼CPn)가 각각의 본 발명인 인터페이스장치(NT1∼NTn)을 통해 SDLC데이터링크로 연결되어 있는데, 그중 전자는 명령을 하달하고 응답을 요구하며 SDLC데이터링크를 제어하는 책임이 있는 후자는 명령을 수신하고 응답을 보내는 책임이 있다. 그러나, SDLC데이터링크상에서의 통신은 주국의 마이크로컴퓨터(CP1)에 접속된 인터페이스장치(NT1)로 부터 한개 이상의 종속국의 마이크로컴퓨터(CP2∼CPn)에 접속된 인터페이스장치(NT2∼NTm)로 송신될 뿐 만 아니라 주국의 인터페이스장치9NT1)로도 직렬데이터를 송신하게 되는데, 여기서 상기 직렬데이터로 사용되는 비트방식 프로토콜인 SDLC는 IBM사에 의해 고안되어 개개의 데이터링크의 동작에 대해서만 제어할 수 있도록 되어 있다.
즉, 플로피디스크드라이버 또는 하드디스크드라이버를 내장하고 병렬입출력을 갖는 주국의 마이크로컴퓨터(CP1)에서 전송될 우편정보의 데이터는 상기 플로피디스크드라이버 또는 하드디스크드라이버로 부터 우편정보를 전송사거나 받을 수 있는 프로그램을 자체 RAM에 로우드해서 제 4 도의 (4-2)와 같은 프레임에서 필요한 데이터를 발취한 것으로, 고속으로 처리하기 위해 병렬데이터가 수십Cm에 떨어져 병렬입출력플랫케이블을 통해 접속된 인터페이스장치(NT1)에 공급되고, 이 인터페이스장치(NT1)에서 상기 병렬데이터를 처리해서 직렬데이터로 변경시켜 SDLC프로토콜에 맞도록 한 다음 수백 m이상에 떨어져 직렬전송용케이블을 통해 접속된 종속국의 인터페이스장치(NT2)에 공급되며, 이에 따라 인터페이스장치(NT2)에서는 SDCL프로토콜의 직렬데이터를 처리해서 병렬데이터로 변경시켜 수십Cm에 떨어져 병렬입출력플랫케이블을 통해 접속된 종속국의 마이크로컴퓨터(CP2)에 공급하게 된다. 그러므로 다른 종속국의 마이크로컴퓨터(CP3∼CPn)와 인터페이스장치(NT3∼NTn)는 상기와 같은 동작을 반복해서 주국의 마이크로컴퓨터(CP1)와 인터페이스장치(NT1)로 원위치하게 된다.
결국, 주국의 마이크로컴퓨터(CP1)에서 송출된 A챈널이나 C챈널의 병렬데이터버스는 수십Cm로 떨어진 본 발명의 인터페이스장치(NT1)를 개략적으로 도시된 제 2 도의 병렬입출력회로(1)로 공급되고, 이어 병렬입출력회로(1)에서는 인터럽트 신호가 발생되어 중앙처리장치(2)와 카운터/타이머회로(6) 및 직렬입출력콘트롤러(7)로 각각공급되며, 그중 상기 중앙처리장치(2)의 어드레스버스와 제어버스는 각 회로로 공급되게 된다. 그러면, 중앙처리장치(2)와 프로그램롬(3)에 의해 외부에 장착된 마이크로컴퓨터(CP1)로 부터 송출된 병렬데이터를 고속으로 스태틱램(SR1∼SR8)에 기억시켜 놓게 된다. 여기서 버퍼램인 상기 스태틱램(SR1∼SR8)은 16K바이트까지 확장가능할 뿐만 아니라 기억되었던 우편정보의 병렬데이터가 중앙처리장치(2)에 의해 직렬입출력콘트롤러(7)로 공급되고, 그때 카운터/타이머회로(6)의 전속속도클록신호(ø1)(ø2)가 직렬입출력콘트롤러(7)에 인가됨에 따라 제 4 도 (4-1)과 같은 SDLC프레임구조가 A챈널이나 B챈널의 직렬데이터로서 종속국의 인터페이스장치(NT2)로 전송되게 된다. 따라서, 상기와 마찬가지로 동작하는 각각의 인터페이스장치(NT1∼NTn)는 2개의 챈널사용이 가능하여 송수신할 수 있도록 되어 있는 본 발명에서는 한 챈널의 동작만을 설명하기로 하며, 다른 채널의 동작은 상기 채널의 동작과 동일하므로 그에 대한 설명을 생략한다. 상기 전송된 직렬데이터는 차례로 인터페이스장치(NT2∼NTn)에 공급되지만 자기의 우편정보데이터(즉 어드레스)를 확인한 다음 선택이 되면 병렬데이터로 변경시켜 각 인터페이스장치(NT2∼NTn)의 입출력플랫케이블을통해 마이크로컴퓨터(CP2∼CPn)로 전송된 우편정보를 송출하게 된다. 즉 직렬데이터의 SDLC프로토콜이 제 1 도에 도시된 종속국의 인터페이스장치(NT2)에 제 4 도의 (4-1)인 데이터가 공급되면, 필요가 없다고 선정된 데이터를 미리 삭제시켜 인터페이스장치(NT2)에 연결된 마이크로컴퓨터(CP2)의 시스템오버헤드시간(필요없는 데이터를 분석하는데 걸리는 시간)을 줄이게되고, 일단 추출된 데이터는 제 4 도의 (4-2)와 같은 프레임구조로서 본 발명이 인터페이스장치인 제 2 도에 도시된 직렬입출력코트롤러(7)에서 송출되어, 제 2 도에 도시된 중앙처리장치(2)와 프로그램롬(3)에 의해 스태틱램(SR1∼SR8)에 기억시켰다가 병렬입출력회로(1)을 통해 제 1 도에 도시된 다른 주종국의 마이크로컴퓨터(CP2)로 병렬입출력플랫케이블을 통해 병렬데이터를 전송하게되므로 우편전송이 끝나게 된다.
그리고, 제 2 도에 도시된 스태틱램(SR1∼SR8)에 기억된 제 4 도의 (4-2)인 프레임구조에서 바이트데이터는 중앙처리장치(2)와 프로그램롬(3)에 의해 병렬데이터를 먼저 처리한 다음 다른주종국의 인터페이스장치(NT3)로 보낼 직렬데이터를 처리하게 된다. 따라서, 제 1 도에 도시된 바와같이 주국의 마이크로컴퓨터(CP1)로부터 송출된 우편정보들을 순차적으로 전송할 수 있게 된다.
상기한 바와같은 신호흐름에 의해서 동작되는 제 2 도의 인터페이스장치를 구체적인 제 3 도의 인터페이스장치의 회로동작에 입각하여 설명한다.
제 3 도는 제 2 도에 도시된 본 발명의 인터페이스장치를 상세하게 도시해 놓은 회로도로서, 제 1 도에 도시된 주국의 마이크로컴퓨터(CP1)로 부터 우편정보를 전송하기 위해 고속으로 병렬데이터를 수십Cm의 병렬입출력플랫케이블을 통해 인터페이스장치(NT1)에 공급하게되고, 이를 직렬데이터의 SDLC프로토콜로 변경시켜 수백m의 직렬전송용케이블인 전송선로를 거쳐 종속국의 마이크로컴퓨터(CP2)에 접속된 인터페이스장치(NT2)로 공급되며, 그에따라 인터페이스장치(NT2)에서는 수신된 직렬데이터를 병렬데이터로 변경시켜 수십Cm의 병렬입출력플랫케이블을 통해 종속국의 마이크로컴퓨터(CP2)에 공급되어 CRT라던지 LCD디스플레이어에 디스플레이되므로 주국으로 부터 종속국으로 우편정보가 전송된다. 즉, 플로피디스크드라이버 또는 하드디스크드라이버가 내장되어 제 1 도에 도시된 주국의 마이크로컴퓨터(CP1)로 부터 고속으로 전송된 A 챈널의 병렬데이터(A0∼A7)를 병렬입출력회로(1)로 공급하기 전에 본 발명 인터페이스장치(NT1)의 동작상태를 점거하기 위해 스트로브신호(STR1)가 상기 마이크로컴퓨터(CP1)의 병렬입출력포트로부터 인터페이스장치(NT1)의 병렬입출력회로(1)에 공급되고, 이때 상기 마이크로컴퓨터(CP1)에 접속된 이 본 발명의 인터페이스장치(NT1)가 사용할 수 있는 상태로 있으면 내부의 병렬입출력회로(1)에서 준비신호(RY1)가 외부의 마이크로컴퓨터(CP1)에 공급되므로 병렬데이터(A0∼A7)는 병렬입출력회로(1)에 공급된다(이때 2개 챈널중 데이터버스가 연결되어 있는 A채널만 선택해서 동작설명함).
한편, 발진회로(OS)로 부터 송출된 시스템클록신호(ø1)는 중앙처리장치(2)와 병렬입출력회로(1), 직렬입출력콘트롤러(7) 및 카운터/타이머회로(6)로 각각 공급되고 있으므로 정상동작상태로 되고, 그때 리셋트스위치(SW)를 온 시키면 로우레벨의 기셋트신호(RT)가 인버터(IN1)를 통해 중앙처리장치(2)와 직렬입출력콘트롤러(7) 및 카운터/타이머회로(6)등에 각각 공급되게되므로 각 회로등을 리셋트시켜 초기상태로 만들어주게 된다. 그로부터 전체를 통제 및 제어하는 중앙처리장치(2)로 부터 접속된 인터럽트신호(INT)가 병렬입출력회로(1)와, 직렬입출력콘트롤러(7) 및 카운터/타이머회로(6)에 연결되면서 이 인터페이스장치(NT1)상에 여러개의 요구원이 있을 때 인터렙트이네이블입력단자(IEI)와 인터럽트이네이블 출력단자(IEO)를 상기 회로(1)(6)(7)에 직렬로 접속하고 있어 상기 요구들을 조정하게 된다.
제 1 도에 도시된 마이크로컴퓨터(CP1)에서 고속으로 송출해서 이 인터페이스장치(NT1)의 병렬입출력포트인 A챈널에 입력된 병렬데이터(A0∼A7)를 스태틱램(SR1∼SR8)에 기억시키기 위해서는 병렬입출력회로(1)의 인터럽트신호(INT)가 중앙처리장치(2)에 공급되고, 이에따라 전체를 통제 및 제어하는 중앙처리장치(2)에서 데이터(D0∼D7)와 어드레스(A0∼A15) 및 기타 제어신호들이 각 회로로 공급된다. 즉, 중앙처리장치(2)로 부터 송출된 어드레스(A4∼A7)신호중 1개가 하이상태로서 선택구동회로(5)의 낸드게이트(ND3)에 공급되면 그 출력신호가 로우상태로서 낸드게이트(ND4)에 입력된다. 그때 중앙처리장치(2)로 부터 로우상태의 입출력요구신호(IORE)가 낸드게이트(ND4)와 병렬입출력회로(1), 직렬입출력 콘트롤러(7)및 카운터/타이머회로(6)에 각각 공급되는데, 여기서 낸드게이트(ND4)의 출력신호는 하이상태로서 디코더(DC1)에 입력되므로 중앙처리장치(2)에서 송출된 어드레스(A2)(A3)의 신호에 따라 병렬입출력회로(1)와 직렬입출력콘트롤러(7) 및 카운터/타이머회로(6)등을 선택하게 된다.
디코더(DC1)의 입출력 관계
Figure kpo00001
즉, 선택구동회로(5)에 있는 낸드게이트(ND4)의 출력신호가 디코더(DC1)에 입력된 상태에서 중앙처리장치(2)로 부터 송출된 상기표에 나타난 예컨대(00)신호의 어드레스(A2)(A3)를 공급하면 디코더(DC1)의 출력신호(Q1∼Q3)는 (011)상태로서 병렬입출력회로(1)에 공급되고, 이로부터 중앙처리장치(2)의 입출력요구신호(IORE)와 머신신호(MI), 독출신호(RD) 및 어드레스(A0)(A1)가 병렬입출력회로(1)에 공급된다. 따라서 중앙처리장치(2)의 어드레스(A0)(A1)에 의해 A챈널이나 B챈널을 선택한 병렬데이터(A0∼A7)를 중앙처리장치(2)와 스태틱램(SR1∼SR8)에 각각 공급하게 된다.
이때 중앙처리장치(2)에서는 어드레스(A11∼A14)와 메모리요구신호(MRE)가 선택회로(4)의 오아게이트(OR1)(OR2)와 낸드게이트(ND2) 및 디크더(DC2)(DC3)에 각각 공급되고, 그중 선택회로(4)의 낸드게이트(ND1)(ND2)에서 송출된 하이상태의 출력신호에 따라 디코더(DC2)(DC3)가 동작된다. 즉, 중앙처리장치(2)로 부터 송출된 로우상태의 메모리요구신호(MRE)가 오아게이트(OR2)에 공급되면 로우상태의 출력신호는 낸드게이트(ND1)(ND2)로 공급되고, 이때 중앙처리장치(2)로 부터 송출된 어드레스(A13)(A14)가 오아게이트(OR1)에 공급되면 그 출력신호는 하이상태 및 로우상태에 따라 낸드게이트(ND1)(ND2)를 선택하게 되며, 그에 따라 낸드게이트(ND1)(ND2)의 출력신호를 다음과 같이 표시된 표에 의해 예컨대 하이상태로서 어느 1개의 디코더(DC2)(DC3)를 선택해서 그 출력신호(Q1∼Q4)를 스태틱램(SR1∼SR8)에 공급하게 된다.
디코드(DC2)(DC3)의 입출력관계
Figure kpo00002
즉 중앙처리장치(2)의 데이터(D0∼D7)와 어디레스(A0∼A15)는 프로그램롬(3)과 스태틱램(SR1∼SR8)에 각각 공급되고, 이때 프로그램롬(3)은 메모리요구신호(MRE)와 선택회로(4)에있는 오아게이트(OR1)의 출력신호가 각각 로우상태로 공급되면 기억되어 있는 시스템데이터에 따라 동작하게 되며, 상기 스태틱램(SR1∼SR8)은 선택된 디코더(DC20(DC3)의 출력신호가 공급되면서 중앙처리장치(2)에서 송출된 독출신호(RD)나 기록신호(WR)에 따라 기록되거나 기억되어 있는 데이터를 독출하게 된다.
한편, 스태틱램(SR1∼SR8)에 기록되어 있는 우편정보의 데이터(D0∼D7)는 중앙처리장치(2)와 프로그램롬(3)에 의해 카운터/타이머회로(6)와 직렬입출력콘트롤러(7)에 각각 입력되고, 그로부터 병렬입출력회로(1)로 부터 송출된 제어신호(MI)(IORE)와 어드레스(A0)(A1)에 의해 카운터/타이머회로(6)에서의 클록신호(ø2)(ø3)는 디코더(DC1)의 출력신호인 예컨대(110)가 공급됨에 따라 직렬입출력콘트롤러(7)로 공급된다. 따라서, 선택구동회로(5)에 있는 디코더(DC1)의 출력신호인 예컨대(101)가 출력됨에 따라 직렬입출력콘트롤러(7)를 동작시켜 A챈널질렬데이터인 SDLC프로토콜은 스백m의 직렬전송용케이블인 전송선로를 통해 지정된 종속국의 마이크로컴퓨터(CP2)에 접속된 인터페이스장치(NT2)로 전송된다.
상기와 같이 전송되는 SDLC프로토콜은 제 4 도의 (4-1)과 같은 전송프레임으로서 직렬데이터를 나타내어 프레임의 시작을 나타내는 시작표시기(X1)와 프레임을 송수신하는 종속국을 나타내는 어드레스(X2), 데이터(X3), 클록신호부(X4)(X5) 및 프레임의 마지막을 나타내는 끝맺음표시기(X6)등으로 나누어지게 되고, 상기 SDLC프로토콜이 수백m이 직결전송용 케이블인 전송선로를 통해 해당된 종속국의 마이크로컴퓨터(CP2)에 접속된 인터페이스장치(NT2)에 입력된다. 그러면, 직렬입출력콘트롤러(7)에서의 인터럽트신호(INT)는 중앙처리장치(2)와 카운터/타이머회로(6) 및 병렬입출력회로(1)에 각각 공급되고, 직렬입출력콘트롤러(7)에서는 제 4 도의 (4-1)과 같은 전송프레임중에서 사용자가 필요한 데이터만 제 4 도의 (4-2)와 같은 바이트단위전송정보의 프레임으로서 선별 비교하게 된다.
즉, 제 4 도의 (4-2)인 프레임구조는 번역번호(Y1)와 화일이름(Y2), 패스워드(Y3), 소오스스테이션ID(Y4), 목적지ID(Y5), 우편페이지번호(Y6), 우편데이터부(Y7) 및 포텐설 가비지(Garbage)부 (Y8)등으로 나누어지게 되고, 이렇게 추출된 바이트단위의 데이터는 중앙처리장치(2)와 프로그램롬(3)에 의해 선택된 스태틱램(SR1∼SR8)에 기록되었다가 중앙처리장치(2)의 독출신호(RD)에 의해 병렬입출력회로(1)에 공급되며, 이후 제어신호와 디코더(DC1)로 부터 송츨된 신호에 의해 병렬입출력회로(1)의 병렬데이터로 변경되어 종속국의 마이크로컴퓨터(CP2)로 인터페이스장치9NT2)의 병렬입출력회로(1)를 통해 송출하게 된다.
경우에 따라 병렬입출력회로(1)를 통한 병렬데이터(A0∼A7)와 직렬입출력회로(7)를 통한 SDLC프로토콜의 직렬데이터를 스태틱램(SR1∼SR8)에다 중앙처리장치(2)와 프로그램롬(3)에 의해 기록되었다가 병렬데이터를 먼저 처리한 후 직렬데이터를 처리하게 된다.
위와 같은 동작을 제 5 도 및 제 6 도의 흐름도에 입각해서 설명한다.
제 5 도는 제 1 도에서 인터페이스장치(NT1)와 연결된 마이크로컴퓨터(CP1)에 데이터를 주고 받는 흐름도로서, 마이크로컴퓨터(CP1)에서는 우편정보를 전송하기 위해 본 발명인 인터페이스장치(NT1)의 상태를 점검한 다음 사용상태로 있으며 관련정보를 디스플레이하고, 그다음 저장된 우편화일이면 우편화일을 검색한다든지 디스플레이하는 한편 저장된 화일이 아니면 우편정보를 작성하면, 이렇게 작성이 끝난다음 마이크로컴퓨터(CP1)의 메모리에 저장시켰다가 인터페이스장치(NT1)로 전송하고 그다음 전송상태를 확인하게 된다.
제 6 도는 제 3 도에 도시된 인터페이스장치(NT1∼NTn)의 내부프로그램을 설명하는 흐름도로서, 전원이 공급되면 주변회로들의 초기상태로 되면서 병렬입출력회로(1)와 직렬입출력콘트롤러(7)에 송수신되는 데이터가 있는가를 점검하고, 그때 송수신하는 데이터가 있으면 제 4 도에 나타난 프레임구조중 패스워드를 비교한 다음 소오스어드레스와 목적기어드레스를 비교해서 동일하면 바이패스인가 확인하며 데이터를 바이패스시킨다. 그러나 바이패스가 아니라면 제 4 도에 나타난 우편정보의 구조가 올바른가 확인하게 된다. 따라서, 우편정보의 구조가 올바르면 우편정보의 데이터를 전송 및 수신하고 그다음 전송 및 수신상태를 확인하게 되는 한편, 우편정보의 구조가 올바르지 않으면 해당 에러메세지를 보내게 된다.
상기한 바와 본 발명에 의하면, 전자우편을 전송하기 위한 인터페이스장치로써 직렬데이터로 전송하는 비트방식 프로토콜인 SDLC프로토콜을 이용해서 원거리에 설치된 다음 인터페이스장치를 통해 마이크로컴퓨터로 정확하게 송수신할 수 있고, 또 병렬데이터로서 병렬입출력회로를 통해 근거리의 자체 마이크로컴퓨터에 공급할 수 있도록 직렬입출력콘트롤러에서 수시된 데이터로부터 우편프레임만을 발췌해서 필요없다고 인정되는 데이터를 삭제시켜 자체의 마이크로컴퓨터에서 필요없는 데이터를 분석하는데 소비되는 시간등을 줄일 수 있도록 된 인터페이스장치를 제공할 수 있게 된다.

Claims (1)

  1. 외부에있는 마이크로컴퓨터(CPI)와 인터페이스장치(NT1∼NTn) 내부에있는 스태틱램(SR1∼SR8)에다 우편정보의 병렬데이터를 송수신 할 수 있는 병렬입출력회로(1)와, 인터페이스장치를 제어 및 통제하는 중앙처리장치(2)와 프로그램롬(3), 오아게이트(OR1)(OR2)와 인버터(IN1), 낸드게이트(ND1)(ND2) 및 디코더(DC2)(DC3)로 구성되어 상기 스태틱램(SR1∼SR8)을 선택할 수 있는 선택회로(4), 낸드게이트(ND3)(ND4)와 디코더(DC1)로 구성되어 상기 병렬입출력회로(1)와 카운터/타이머회로(6) 및 직렬입출력콘트롤러(7)를 선택해서 동작시키는 선택구동회로(5), 직렬데이터를 전송하는 속도를 정하는 클록신호(ø2)(ø3)를 직렬입출력콘트롤러(7)로 공급하는 카운터/타이머회로(6) 및, 상기 스태틱램(SR1∼SR8)이나 다른 인터페이스장치로부터 송출된 직렬데이터인 SDLC프로토콜을 송수신할 수 있는 직렬입출력콘트롤러(7)로 구성된 것을 특징으로 하는 우편전송을위한 인터페이스장치.
KR1019850006135A 1985-08-24 1985-08-24 우편전송을 위한 인터페이스장치 KR880002693B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019850006135A KR880002693B1 (ko) 1985-08-24 1985-08-24 우편전송을 위한 인터페이스장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019850006135A KR880002693B1 (ko) 1985-08-24 1985-08-24 우편전송을 위한 인터페이스장치

Publications (2)

Publication Number Publication Date
KR870002513A KR870002513A (ko) 1987-03-31
KR880002693B1 true KR880002693B1 (ko) 1988-12-20

Family

ID=19242399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850006135A KR880002693B1 (ko) 1985-08-24 1985-08-24 우편전송을 위한 인터페이스장치

Country Status (1)

Country Link
KR (1) KR880002693B1 (ko)

Also Published As

Publication number Publication date
KR870002513A (ko) 1987-03-31

Similar Documents

Publication Publication Date Title
JPH0561667B2 (ko)
US4631666A (en) Data transfer network for variable protocol management
EP0239937A2 (en) Serial communications controller
US4086627A (en) Interrupt system for microprocessor system
EP0105688A2 (en) Line support processor for data transfer system
JP2744865B2 (ja) シリアルチャネルアダプタ
KR880001123A (ko) 회로 스위치 정보 및 패킷 정보 송수신 장치 및 송수신 방법
JPS6055858B2 (ja) インタ−フエ−ス回路
US4523277A (en) Priority interrupt system for microcomputer
US5101477A (en) System for high speed transfer of data frames between a channel and an input/output device with request and backup request count registers
US3623010A (en) Input-output multiplexer for general purpose computer
US4937816A (en) Single-channel communication bus system and station for use in such a communication bus system
KR900000776A (ko) 주변 제어기와 어댑터 인터페이스
US4979095A (en) Apparatus and method for a data processing system interface having multiple bit protocol signals
US20060184708A1 (en) Host controller device and method
KR100239716B1 (ko) 소형 컴퓨터 시스템 인터페이스 콘트롤러의 진단 테스트 장치
KR880002693B1 (ko) 우편전송을 위한 인터페이스장치
US5845094A (en) Device access controller and remote support facility for installation of cabling in a multiprocessor system
CN112395147A (zh) Soc上的调试装置
JPS5848551A (ja) デ−タ通信制御装置
US20040039835A1 (en) Method and apparatus for transferring general purpose control information between processors
CN112416843B (zh) 一种背板通讯设备及其控制方法、存储介质
US7451240B2 (en) Method and related circuit for increasing network transmission efficiency by increasing a data updating rate of a memory
CN111324563A (zh) 一种PCIe设备物理lane的组合系统及方法
US4969090A (en) Program routine vectoring circuit for selectively using either stored interupt instructions or incoming interupt handling instructions

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19850824

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19871230

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19850824

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19880801

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19881122

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19890315

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19890519

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19890519

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19901221

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19911226

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19930330

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19941203

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19951124

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19961127

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 19971125

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 19981127

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 19991126

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20001128

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20011129

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20021129

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20021129

Start annual number: 15

End annual number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee