KR880002416Y1 - Count circuit of tape in a vtr - Google Patents

Count circuit of tape in a vtr Download PDF

Info

Publication number
KR880002416Y1
KR880002416Y1 KR2019850014086U KR850014086U KR880002416Y1 KR 880002416 Y1 KR880002416 Y1 KR 880002416Y1 KR 2019850014086 U KR2019850014086 U KR 2019850014086U KR 850014086 U KR850014086 U KR 850014086U KR 880002416 Y1 KR880002416 Y1 KR 880002416Y1
Authority
KR
South Korea
Prior art keywords
data
tape
bits
signal
cont
Prior art date
Application number
KR2019850014086U
Other languages
Korean (ko)
Other versions
KR870007339U (en
Inventor
김학도
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019850014086U priority Critical patent/KR880002416Y1/en
Publication of KR870007339U publication Critical patent/KR870007339U/en
Application granted granted Critical
Publication of KR880002416Y1 publication Critical patent/KR880002416Y1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/34—Indicating arrangements 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B15/026—Control of operating function, e.g. switching from recording to reproducing by using processor, e.g. microcomputer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B15/03—Control of operating function, e.g. switching from recording to reproducing by using counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/11—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information not detectable on the record carrier
    • G11B27/13—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information not detectable on the record carrier the information being derived from movement of the record carrier, e.g. using tachometer

Abstract

내용 없음.No content.

Description

VTR의 테이프 진행정도에 대한 백분율 디지트 표시회로Percentage digit display circuit for tape progression of VTR

제1도는 본 고안을 도시하는 블럭도.1 is a block diagram showing the present invention.

제2도는 제1도의 블럭도를 구체적으로 도시하는 회로도.FIG. 2 is a circuit diagram specifically showing the block diagram of FIG.

제3도는 ROM에 내장된 프로그램의 순서도.3 is a flowchart of a program embedded in a ROM.

제4도는 VTR 테이프내의 데이타 기록 형태를 나타낸 도면.4 is a diagram showing a data recording format in a VTR tape.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 마이콤 부 2 : 펄스발생 및 정지 감지부1: Micom part 2: Pulse generation and stop detection part

3 : 기능선택 감지부 4 : 테이프 기록데이타 입력부3: Function selection detection unit 4: Tape recording data input unit

5 : 카운터 부 6 : 표시부5: counter part 6: display part

본 고안은 VTR(Video Tape Recoder)에 있어서 주행된 테이프의 카운트 회로에 관한 것으로, 특히 VTR테이프의 진행된 량을 사용자가 알기 쉽도록 백분율로 처리하여 디지탈 수치로 나타내도록 한 VTR의 테이프 진행정도에 대한 백분율 디지트 표시회로에 관한 것이다.The present invention relates to a counting circuit of a tape driven in a video tape recorder (VTR), and more particularly, to the progress of the tape of the VTR, which is displayed as a digital value by processing the amount of the VTR tape as a percentage for the user to understand. It relates to a percentage digit display circuit.

종래 VTR은 테이프가 기구 깊숙히 삽입되어 동작되기 때문에 사용자가 전혀 외부에서 테이프가 어느정도 진행되었는지 알수 없는 불편함과 그리고 영상이 기록되고 남은부분을 모르기 때문에 사용자가 쉽게 이용할 수 없는 결점이 있었다.In the conventional VTR, since the tape is inserted and operated deep in the apparatus, the user may not know how much the tape has progressed from the outside at all, and the user may not easily use it because the image is not recorded and the remaining part is not known.

따라서 본 고안의 목적은 VTR에 마이콤과 카운터회로를 부가하여 테이프의 진행에 따라 정확한 카운트 값을 비교하여 사용자에게 즉시 알려 주도록 함에 있다.Therefore, an object of the present invention is to add a microcomputer and a counter circuit to the VTR to compare the exact count value with the progress of the tape to notify the user immediately.

본 고안의 다른 목적은 테이프 제목에 따라 각 테이프의 첫부분에 테이프의 모든 기록된 상태정보를 내장시켜 프로그램에 의해 처리할 수 있도록 함에 있다.Another object of the present invention is to embed all the recorded state information of the tape at the beginning of each tape according to the tape title so that it can be processed by the program.

본 고안은 테이프 계수를 위한 입력된 프로그램 데이타와 테이프의 진행된 카운트데이타가 비교, 제어되어 처리하는 마이콤부와, 정지신호와 테이프를 돌리는 축에서 발생되는 펄스신호에 따라 논리에 의해 클럭신호가 발생되는 펄스발생 및 정지감지부와, 사용자의 테이프의 추출 되감기, 플레이, 테이프 고속진행신호를 감지하는 선택감지부와, 테이프에 기록된 모든 데이타가 변복조 되어 마이콤에서 처리하도록 변환되어지는 테이프 기록데이타 입력부와, 상기 펄스발생 및 정지 감지부의 출력펄스를 클럭신호로 받아 선택감지부의 입력신호에 따라 상승(UP) 및 하강(DOWN)카운트하며 마이콤에서 비교되어 지도록 디코팅 되는 카운터부와, 카운터된 값이 마이콤의 비교치에 따라 10진수로 변환시켜 표시되도록 하는 표시부로 구성된 것을 특징으로 한다.According to the present invention, a clock signal is generated by logic according to a microcomputer unit for comparing and controlling the input program data for tape counting and the advanced count data of the tape, and the stop signal and the pulse signal generated on the axis which rotates the tape. A pulse generation and stop detection unit, a selection detection unit that detects a user's tape rewinding, playing, and high-speed tape signal, and a tape recording data input unit where all data recorded on the tape are modulated and demodulated and processed by the microcomputer A counter unit which receives the output pulse of the pulse generation and stop detection unit as a clock signal, counts up (UP) and down (DOWN) according to the input signal of the selection detector, and decodes the signal to be compared with the microcomputer; Characterized in that it consists of a display unit for converting the decimal number according to the comparison value of All.

이하 본 고안의 도면을 참조하여 상세히 설명한다. 제1도는 본 고안을 도시하는 블럭도로서 부호 2는 헤드드럼의 펄스발생 및 정지감지부, 부호 1은 마이콤부, 부호 3은 테이프 추출(EJECT), 되감기(RW), 플레이(PLAY-FF)등 기능선택감지부, 부호 4는 테이프 기록데이타 입력부, 부호 5는 카운터부, 부호 6은 표시부로 구성되어 있다. 시스템(VTR)을 온(ON)하면 마이콤(1)에 전원이 같이 가해지면서 시스템제어프로그램이 마이콤으로 옮겨지며, 이때 테이프를 로딩(Loading)시킬때 테이프에 기록데이타 입력부(4)로부터 테이프의 첫 부분에 기록된 테이프에 대한 모든 정보가 마이콤(1)에서 처리할 수 있는 데이타로 변환시켜 마이콤(1)으로 보내어 내장된다. 이때 펄스 발생 및 정지감지부(2)에서 테이프를 돌리는 축이 한 회전할때 한개의 펄스가 발생되도록하여 테이프 추출, 되감기, 플레이등의 사용자의 선택에 따른 기능선택감지부(3)의 신호를 받아 펄스발생 및 정지 감지부(2)의 발생신호가 클럭신호로 입력되어 카운터부(3)에서 상승(UP) 또는 하강(DOWN) 카운트되어 디코드에서 변환시켜 마이콤(1)에 입력되면 이미 내장된 데이타와 비교되고, 백분율로 비교치에 따라 카운팅되어 10진수로 변환시켜 표시부(6)에서 표시되어 사용자가 인식하도록 한다.Hereinafter, with reference to the drawings of the present invention will be described in detail. 1 is a block diagram showing the present invention, 2 is a pulse generation and stop detection unit of the head drum, 1 is a microcomputer unit, 3 is a tape extraction (EJECT), rewind (RW), play (PLAY-FF) The function selection detecting unit, code 4, is a tape recording data input unit, code 5 is a counter unit, and code 6 is a display unit. When the system (VTR) is turned on, the power is applied to the microcomputer 1 and the system control program is transferred to the microcomputer.In this case, when the tape is loaded, the first data of the tape from the data input section 4 on the tape is loaded. All the information about the tape recorded in the part is converted into data that can be processed by the microcomputer 1, and sent to the microcomputer 1 to be embedded. At this time, one pulse is generated when the axis of turning the tape in the pulse generation and stop detection unit 2 rotates one by one, so that the signal of the function selection detection unit 3 according to the user's selection such as tape extraction, rewinding, and play is generated. When the generation signal of the pulse generation and stop detection unit 2 is inputted as a clock signal and is counted up (UP) or down (DOWN) by the counter unit 3 and converted into a decode and input to the microcomputer 1, The data is compared with the data, counted according to the comparison value as a percentage, converted into decimal numbers, and displayed on the display unit 6 so as to be recognized by the user.

제2도는 제1도의 블럭도를 구체적으로 도시하는 회로도로서 제2도중 F1~F3는T-플립플롭(Toggle Flip Flop), CONT1~CONT6은 카운터, D1~D2는 다이오드, B1~B2는 버퍼, C1는 레지스터, C2는 복조기, MUX는 멀티플레서. CPU는 중앙처리장치(이하 CPU라 칭함) DEC는 디코드, SDEC1~SEDC2는 7-세그먼트(Segment)디코드, LED1~LED2는 발광다이오드, ROM은 롬(Read Only Memory) RAM은 램 (Random Access Memory), I1는 VTR정지(STOP)입력단, I2는 VTR테이프 추출 (EJECT)신호, I3는 테이프 진행(PLAY) 상승(UP)지정신호, I4는 테이프 되감기 (REW)지정신호, I5는 테이프 데이타 정보 입력부, MOT는 VTR테이프 회전축, AND는 앤드(AND)게이트이며 중앙처리장치(CPU), 데이타버스(DATA BUS), 롬(ROM), 램(RAM), 입,출력포트(I/O PORT), 멀티플렉서(MUX)로 구성된 부분이 마이콤(1)에 대응하며, T-플립플롭(F1, F3), 테이프 회전축(MOT), 앤드게이트(AND)로 구성된 부분이 펄스발생 및 정지감지부(2)에 대응하고, 추출(I2), 플레이(I3), 되감기(I4)입력단에 버퍼(B1) 다이오드(D1~D2), 레지스터(C1), T-플립플롭(F2)로 구성된 부분이 기능선택감지부(3)에 대응하며, 테이프 데이타 정보 입력부(I5)에 모뎀(C2), 버퍼(B2)로 구성된 부분이 테이프 기록데이타 입력부(4)에 대응하고, 카운터(CONT1~CONT4)을 병렬구성시킨 것과 각 카운터의 4비트 출력은 디코드(DEC)에서 변환되도록 구성한 부분이 카운터부(5)에 대응하며, 카운터(CONT5~CONT6), 7-세그맨트 (SDEC1~SDEC2), 발광다이오드(LED1~LED2)로 구성된 부분이 표시부(6)에 대응한다.FIG. 2 is a circuit diagram showing the block diagram of FIG. 1 in detail. In FIG. 2, F 1 to F 3 are T-Flip-Flops, CONT 1 to CONT 6 are counters, and D 1 to D 2 are diodes. B 1 to B 2 are buffers, C 1 is a register, C 2 is a demodulator, and MUX is a multiplexer. CPU is the central processing unit (hereafter referred to as CPU) DEC is decode, SDEC 1 to SEDC 2 is 7-segment (segment) decoding, LED 1 to LED 2 is light emitting diode, ROM is ROM (Read Only Memory) RAM is RAM ( Random Access Memory), I 1 is the VTR STOP input terminal, I 2 is the VTR Tape EJECT signal, I 3 is the Tape PLAY UP signal, and I 4 is the Tape Rewind (REW). Signal, I 5 is tape data information input, MOT is VTR tape axis of rotation, AND is AND gate, CPU, DATA BUS, ROM, RAM, I / O, The part consisting of the output port (I / O PORT) and the multiplexer (MUX) corresponds to the microcomputer (1), and consists of a T-flip-flop (F 1 , F 3 ), tape rotation axis (MOT), and gate (AND) The portion corresponds to the pulse generation and stop detection unit 2, and the buffer (B 1 ) diodes (D 1 to D 2 ) and the registers (I 1 ), the play (I 3 ), and the rewind (I 4 ) input terminals. C 1), this part consisting of T- flip-flop (F 2) groups Corresponding to the selected detection section 3, and correspond to the tape data information input unit (I 5) to the modem (C 2), the buffer (B 2) is a tape recording data input unit (4) part consisting of, and the counter (CONT 1 ~ The parallel configuration of CONT 4 and the 4-bit output of each counter correspond to the counter section 5, which is configured to be converted from the decode (DEC), and the counters (CONT 5 to CONT 6 ) and 7-segments (SDEC 1). SDEC 2 ) and a portion composed of light emitting diodes LED 1 to LED 2 correspond to the display portion 6.

제3도는 ROM에 내장된 프로그램 순서도이며, 제4도는 테이프에 제3도의 프로그램이 기록된 형태이다.3 is a program flow chart embedded in a ROM, and FIG. 4 is a form in which the program of FIG. 3 is recorded on a tape.

이하 본 고안의 실시예를 상세히 설명하면 본 고안의 시스템(VTR)을 온(ON)하면 CPU와 동시에 전원이 가해지면서 (ROM)상의 시스템제어 프로그램이 CPU 램 (RAM)으로 옮겨지도록 어드레스(A0~S16)의 "0"번지부터 지정하게 되며, 이때 ROM상의 시스템 프로그램이 RAM으로 전송된다. 이어서 테이프를 플레이시키면 먼저 입력단자(I5)을 통해 제4도의 테이프에 내장된 정보형태처럼 처음 (F11)부터 끝(F12)까지 이 목적정보를 복조기(C2)에서 컴퓨터에서 처리할 수 있도록 직렬 16비트로 변환한 다음 완충기(B2)에서 완충시켜 병렬 8비트의 데이타로 변환시켜, 입,출력포트(I/O PORT)를 통해 데이타버스를 지나 CPU의 제어에 의해 램(RAM)에 모두 입력이 끝나면, 이때 멀티플렉서(MUX)의 a단자 출력은 테이프 초기부터 시작했기 때문에 T-플립플롭(F3) Q단자로 "로우"를 출력시킨다. 이 신호가 앤드 게이트(AND)에 입력되면 정지신호단(I1)도 물론 VTR의 정지신호가 아니기 때문에 T-플립플롭(F1)은 "하이"가 입력되며, 헤드드럼 신호 또한 "하이"가 되지만 T-플립플롭(F3)의 "로우"때문에 앤드 게이트(AND)출력은 "로우"가 되어 카운터(CONT1~CONT3)클럭에 클럭신호 인가시키지 못하므로 카운터가 동작되지 않게된다. 이때 제3도의 프로그램에서 처럼 데이타를 이끄는 데이타 초기신호원이 입력되지 않는다면 이 신호를 검출하는 작업을 반복하게 되어 본 고안의 회로가 동작하지 않게된다. 그러나 데이타 신호를 검출하게 되면 데이타를 입력시키는 작업이 상술한 것과 같이 진행되며 이 실행이 끝나면 메모리 FAH 번지내 1111 1101 데이타를 데이타버스를 통해 입,출력포트(I/O PORT)를 거쳐 멀티플렉서(MUX)에 먼저 6비트와 나중 2비트로 나누어 입력된다.Hereinafter, an embodiment of the present invention will be described in detail. When the system VTR of the present invention is turned ON, power is applied simultaneously with the CPU so that the system control program on the ROM is transferred to the CPU RAM . It is specified from the "0" address of ~ S 16), wherein the system program in the ROM is transferred to the RAM. Subsequently, when the tape is played, the object information is processed by the computer in the demodulator C 2 from the first (F1 1 ) to the end (F1 2 ) as the information embedded in the tape of FIG. 4 through the input terminal I 5 . It converts into serial 16 bit so that it can be buffered in buffer (B 2 ) and converted into parallel 8 bit data, and it passes RAM through the data bus through I / O port. After all the inputs are made, the output of terminal a of the multiplexer (MUX) starts at the beginning of the tape, so it outputs "low" to the T-flip-flop (F 3 ) Q terminal. When this signal is input to the AND gate AND, since the stop signal stage I 1 is not a stop signal of the VTR as well, the T-flip flop F 1 is inputted with “high”, and the head drum signal is also “high”. However, due to the "low" of the T-flip flop (F 3 ), the AND gate (AND) output becomes "low", which prevents the clock signal from being applied to the counters (CONT 1 to CONT 3 ) clocks, so that the counter does not operate. At this time, if the data initial signal source leading the data is not input as in the program of FIG. 3, the operation of detecting the signal is repeated and the circuit of the present invention does not operate. However, when the data signal is detected, the operation of inputting the data proceeds as described above. After this execution, the 1111 1101 data in the memory FAH address is passed through the I / O port through the data bus to the multiplexer (MUX). ) Is divided into 6 bits first and 2 bits later.

이 입력된 신호는 멀티플렉서(MUX) a단자로 통해 출력신호를 발생시켜 T-플립플롭(F3) Q출력을 반전시켜서 "하이"로 하여 앤드 게이트(AND)를 "하이"로 열게되므로 헤드드럼(MOT)에 발생된 클럭펄스가 통과되어 카운터(CONT1~CONT4) 클럭(CP)에 입력되어 카운트를 동작시킨다. 이때 테이프 추출(I2: EJECT), 플레이(I3: PLAY FF), 되감기(I4: REWIND)등의 사용자 모드신호에 따라 입력되면 버퍼(B1)을 통해 레지스터(C1)에서 병렬 8비트가 발생되고 이어서 입,출력포트(I/O PORT)를 지나 데이타버스에 실려 CPU에 입력되어 현재 모드의 상태를 알려 각 카운터에 비교신호를 가한다. 따라서 이때 플레이(I3), 되감기(I4) 입력신호에 따라 다이오드(D2)에 의해 T-플립플롭(F2)의 Q출력에 따라 제3도의 프로그램에서처럼 추출(EJECT)일때 처음부터 다시 시작하지만 아닐때는 플레이 모드가 되어 상승(UP)카운터 동작을 한다. 이때 카운터(CONT1~CONT4)의 각 카운터는 4비트씩 모두 16비트를 출력하여 디코드(DEC)를 통해 8비트로 변환시켜 입,출력포트(I/O PORT)를 지나 데이타버스에 실려 CPU 내의 누산기(Accmulator)에 입력될때 이미 테이프로부터 입력된 데이타와 비교한다. 곧 N번지와 내용의 데이타와 같지 않을 경우 카운터에 의해 변환되어지는 다른 입력데이타 값과 비교작업을 계속하고 같을 경우에는 CPU에서 입,출력포트(I/O PORT)를 통해 FBH번지의 데이타 1111 1110를 멀티플렉서(MUX)로 상위부터 6비트를 입력시켜 멀티플렉서(MUX) b단자 출력으로 카운터(CONT5~CONT6)를 동작시키고 하위 2비트를 입력시켜 멀티플렉서(MUX) 단자 출력으로 T-플립플롭(F3)을 동작시킨다. 따라서 카운터(CONT5~CONT6)의 카운트출력의 2진 신호를 10진 신호로 7-세그멘트 디코드(SDEC1~SEDC2)에서 변환시켜 발광다이오드(LED1~LED2)를 구동시켜 사용자가 현재 테이프의 진행상태(0~99%)를 인식할 수 있도록 한다. 즉 CPU는 메모리의 정보를 1번지부터 순서적으로 비교하여 한개번지 일치마다 카운터 (CONT5~CONT6)을 상승(UP)카운팅 하므로 입력되어진 전체 메모리정보를 비교하여 디?변환표시된다. 만약 플레이모드 진행상태가 아닐때, 즉 되감기(REWIND)동작시 신호입력단(I4)을 통해 되감기 신호가 입력되어 다이오드(D1)를 지나 T-플립플롭(F2)을 통해 F2단자 Q로 하강(DOWN)카운트 신호를 입력하므로 카운터(CONT1~CONT4)는 하강 카운터로 전환되며, 또한 되감기(I4) 신호는 버퍼(B1)에서 레지스터(C1)로 입력되어 8비트신호가 발생되어 입,출력포트(I/O PORT)를 통해 데이타 버스에 실려 CPU에 입력된다. 이때 마이콤은 하강(DOWN)모드로 동작하게 되어 카운터로부터 입력되는 정보를 메모리데이타 역의 순서(N1)로 비교해서 비교가 다를경우에 비교작업을 계속하고 같은 경우에는 입,출력포트(I/D PORT)를 거쳐 멀터플렉서(MUX)으로 FBH번지의 데이타 1111 1110을 입력하여 멀티플렉서 (MUX)단자 b로 출력하여 카운터(CONT5~CONT6)을 하강 카운팅(DOWN COUNTING)시켜 이 출력의 2진 정보를 7-세그멘트 디코드(SDEC1~SDEC2)에서 10진으로 변환시켜 발광다이오드(LED1~LED2)에 입력시켜 디지트 수치화 된다. 따라서, 이 디지트 수치는 감소방향으로 표시된다. VTR의 정지(STOP)동작시는 정지신호 입력단(I1)으로부터 T-플립플롭(F1)에 신호가 가해져 원래 입력신호가 반전된다. 따라서 T-플립플롭(F1)의 Q출력은 "로우"가 되고, 이 신호로 인해서 앤드 게이트(AND)을 오프 시킨다. 따라서 테이프 회전축에서 발생된 클럭이 통과하지 못하므로 카운터 (CONT1~CONT4)가 동작되지 않는다. 이때 카운터에서는 출력되는 정보가 일정하게 되어지고 단지 마이콤은 현 카운터된 것만 비교작업 할뿐 변화신호는 출력는 되지 않는다. 그리고 테이프 추출시에는 추출신호 입력단(I2)으로 추출(EJECT)신호가 입력되어 버퍼(B1)를 통해 레지스터(C1)에서 8비트로 변환되어 입,출력포트(I/O PORT)를 거쳐 데이타버스실려 마이콤(MICOM)에 입력되면 CPU는 현재 추출모드(EJECT MODE)인 것을 인식하고 입,출력포트(I/O PORT)를 통해서 메모리의 FCH 번지내용의 데이타 1111 1100을 멀티플렉서(MUX)에 입력시켜 멜티플렉서(MUX)출력단 C신호에 의해 카운터(CONT1~CONT6)의 클리어 단자에 신호가 인가되어 전체회로를 리세트시키며, 실행중인 프로그램자체도 리세트된다.The input signal generates an output signal through the multiplexer (MUX) a terminal, inverts the T-flip-flop (F 3 ) Q output, opens the AND gate (AND) to "high", and therefore the head drum. The clock pulse generated at (MOT) passes and is input to the counter (CONT 1 to CONT 4 ) clock CP to operate the count. The tape extraction (I 2: EJECT), play (I 3: PLAY FF), rewind (I 4: REWIND) Parallel 8 in a register (C 1) through when the input according to the user-mode signal such as a buffer (B 1) The bit is generated and then passed through the I / O PORT to the data bus and input to the CPU to inform the current state of the mode and apply a comparison signal to each counter. Therefore, at this time, according to the play (I 3 ) and rewind (I 4 ) input signals, the diode (D 2 ) is again extracted from the beginning when the extraction (EJECT) is performed according to the Q output of the T-flip flop (F 2 ). When not started, the player enters play mode and performs an UP counter. At this time, each counter of counter (CONT 1 ~ CONT 4 ) outputs 16 bits by 4 bits and converts them into 8 bits through decode (DEC) to be loaded on the data bus after passing through I / O port. When entered into an accumulator, it is compared with data already entered from tape. If it is not the same as the data of N address and contents, it compares with other input data value converted by counter and if it is the same, the data of FBH address 1111 1110 through I / O port in CPU. Input 6 bits from the upper side to the multiplexer (MUX) to operate the counter (CONT 5 ~ CONT 6 ) as the output of the multiplexer (MUX) b terminal, and input the lower 2 bits to the T- flip-flop (MUX) terminal output. F 3 ) is activated. Therefore, the counter translates in (CONT 5 ~ CONT 6) 7- segment decoder (SDEC 1 ~ SEDC 2) a second signal 10 to binary signals with the count outputs to drive the light emitting diode (LED LED 1 ~ 2) the user is currently Allows you to recognize the progress of the tape (0 to 99%). That is, the CPU compares the memory information from address 1 in order and counts up the counters (CONT 5 to CONT 6 ) for each address match. If the play mode is not in progress, i.e. during the rewind operation, the rewind signal is input through the signal input terminal I 4 and passes through the diode D 1 to the F 2 terminal Q through the T-flip flop F 2 . The counter (CONT 1 to CONT 4 ) switches to the falling counter because the down count signal is input to the down count signal, and the rewind (I 4 ) signal is input from the buffer (B 1 ) to the register (C 1 ) and is an 8-bit signal. Is generated and loaded onto the data bus via the I / O PORT to the CPU. At this time, the microcomputer operates in the DOWN mode, and compares the information input from the counter in the order of memory data inverse (N1), and if the comparison is different, the comparison operation is continued.In the same case, the input and output ports (I / D) PORT) and input data 1111 1110 of address FBH to MUX and output it to MUX terminal b, and count down the counter (CONT 5 ~ CONT 6 ) to the binary count of this output. The information is converted from 7-segment decoding (SDEC 1 to SDEC 2 ) to decimal and input to the light emitting diodes (LED 1 to LED 2 ) to be digitized. Therefore, this digit value is displayed in the decreasing direction. In the stop (STOP) operation of the VTR, a signal is applied from the stop signal input terminal I 1 to the T-flip flop F 1 to invert the original input signal. Therefore, the Q output of the T-flop flop F 1 is " low ", which causes the AND gate AND to be turned off. Therefore, the counter (CONT 1 ~ CONT 4 ) does not work because the clock generated by the tape rotation axis does not pass. At this time, the information output from the counter becomes constant and only the microcomputer compares the current counter, but the change signal is not output. When the tape is extracted, the extraction signal is input to the extraction signal input terminal I 2 , and is converted into 8 bits in the register C 1 through the buffer B 1 , and then through the I / O port. When the data bus is loaded into the MICOM, the CPU recognizes the current extraction mode and transfers the data 1111 1100 of the FCH address of the memory to the multiplexer through the I / O port. The signal is applied to the clear terminal of the counters CONT 1 to CONT 6 by the input signal of the multiplexer (MUX) output terminal C to reset the entire circuit, and the program being executed is also reset.

상술한 바와 같이 본 고안은 VTR 테이프내 편집과 사용자의 진행중인 테이프의 진행상태를 시각적으로 인식할 수 있는 편리함과 마이콤에 의해서 정확히 처리되는 이점이 있다.As described above, the present invention has the advantage of being able to visually recognize the progress of the editing in the VTR tape and the user's ongoing tape, and the advantage of being precisely processed by the microcomputer.

Claims (1)

VTR에 있어서 중앙처리장치(CPU)에서 데이타 버스(DATA BUS)로 번지 16비트와 데이타 8비트, 데이타버스에서 롬(ROM)으로 16비트, 램(RAM)으로 8비트 연결하고, 입,출력포트(I/O port)로 8비트 연결하고, 또한 입,출력포트(I/O PORT)에서 멀티플렉서(MUX)로 8비트를 6비트와 2비트로 분리입력시켜 구성하여 테이프계수를 위한 프로그램에 의해 입력된 데이타가 비교제어되어 처리하도록한 마이콤부(1)와, 정지신호 입력단(I1)의 신호를 T-플립플롭(F1)와 헤드드럼 모우터(MOT)의 펄스발생신호와, 상기 멀티플렉서(MUX)의 a단자 출력으로부터 T-플립플롭(F3)의 출력에 따라 앤드 게이트(AND)에서 테이프 회전축의 동작에 따라 클럭신호가 발생되는 펄스발생 및 정지감지부(2)와, 추출(I2), 플레이(I3), 되감기(I4)의 사용자 신호를 버퍼(B1)을 통해 레지스터(C1)에서 8비트 데이타로 변환시켜 마이콤(1)에 입력되며, 플레이(I3), 되감기(I4)신호를 지나 다이오드(D2, D1)를 통해 T-플립플롭(F2)에서 사용자의 선택신호가 입력되는 기능선택감지부(3)와, 테이프 데이타 입력부(I5)를 지나 복조기(C2)에서 변환되어 16비트 직렬 데이타를 버퍼(B2)에서 8비트 병렬로 마이콤(1)에 입력토록 구성한 테이프 기록데이타 입력부(4)와, 펄스발생 및 정지 감지부(2) 펄스출력을 카운터(CONT1~CONT4)클럭입력과 구성시켜 카운터(CONT1~CONT4)의 각 출력단에서 4비트로 디코더(DEC)와 연결하여 카운팅된 데이타를 변환시켜 마이콤(1)에서 비교되도록 구성한 카운터부(5)와, 카운터(CONT5, CONT6)에 각 4비트로 7-세그맨트 (SDEC1~SDEC2)연결하고 이어서 발광다이오드(LED1~LED2)를 구성시켜 마이콤(1)에서 백분율로 처리된 데이타가 출력 되도록 한 표시부(6)로 구성된 것을 특징으로 하는 VTR의 테이프 진행 정도에 대한 백분율 디지트(DIGIT)표시회로.In VTR, 16 bits of data and 8 bits of data from CPU to DATA BUS, 16 bits of ROM to ROM, 8 bits of RAM, and I / O port 8 bits are connected to the I / O port, and 8 bits are separated into 6 bits and 2 bits from the I / O port to the multiplexer (MUX) for input by a program for tape counting. The microcomputer unit 1 for comparing and controlling the processed data, the signal of the stop signal input terminal I 1 , the pulse generation signal of the T-flip-flop F 1 and the head drum motor MOT, and the multiplexer. The pulse generation and stop detection unit 2, which extracts the clock signal according to the operation of the tape rotation axis at the AND gate AND, according to the output of the T-flip flop F 3 from the output of terminal a of MUX, and extraction ( I 2), play (I 3), rewind (I 4) registers (C 1) a user signal through the buffer (B 1) 8-bit data from the Was converted to be inputted to the microcomputer (1), the play (I 3), rewind (I 4) through a signal diode (D 2, D 1) to a user of the selection signal from the T- flip-flop (F 2) is input through After the function selection detection unit 3 and the tape data input unit I 5 are converted by the demodulator C 2 , 16-bit serial data is inputted to the microcomputer 1 in 8-bit parallel from the buffer B 2 . and tape recording the data input unit 4, with 4 bits decoder for pulse generation and the stop detection unit (2), the pulse output from each output terminal of the counter (CONT 1 ~ CONT 4) to configure the clock input counter (CONT 1 ~ CONT 4) ( Connected to DEC) to convert the counted data to be compared in the microcomputer (1) and the 7-segment (SDEC 1 to SDEC 2 ) connected to the counters (CONT 5 , CONT 6 ) by 4 bits each Then, the light emitting diodes LED 1 to LED 2 are configured to display the data processed as a percentage in the microcomputer 1 ( 6) A percentage digit (DIGIT) display circuit for the degree of tape progression of a VTR, characterized in that consisting of: 6).
KR2019850014086U 1985-10-25 1985-10-25 Count circuit of tape in a vtr KR880002416Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850014086U KR880002416Y1 (en) 1985-10-25 1985-10-25 Count circuit of tape in a vtr

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850014086U KR880002416Y1 (en) 1985-10-25 1985-10-25 Count circuit of tape in a vtr

Publications (2)

Publication Number Publication Date
KR870007339U KR870007339U (en) 1987-05-11
KR880002416Y1 true KR880002416Y1 (en) 1988-07-02

Family

ID=19246116

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850014086U KR880002416Y1 (en) 1985-10-25 1985-10-25 Count circuit of tape in a vtr

Country Status (1)

Country Link
KR (1) KR880002416Y1 (en)

Also Published As

Publication number Publication date
KR870007339U (en) 1987-05-11

Similar Documents

Publication Publication Date Title
US4167028A (en) Method and an apparatus for time signal encoding/decoding
KR910008702A (en) Digital recorder or digital recorder
US4032915A (en) Speed-tolerant digital decoding system
US4541022A (en) Devices for displaying addresses on a record medium
US4953153A (en) Data reproducing device controlling image display dependent upon loss of time data
KR880002416Y1 (en) Count circuit of tape in a vtr
US5218640A (en) Voice recording and reproducing apparatus
EP0259962B1 (en) Method and apparatus for extracting binary signals included in vertical blanking intervals of video signals
US5371605A (en) Method and apparatus for recording and reproducing a time-varying image using optical disk
US5274764A (en) System for controlling continuous data input of an optical disk
KR0127223B1 (en) Sub-q code inentification apparatus for cd player
US5199018A (en) System for inserting a synchronizing pattern in digital audio data on an optical disk
KR910001217B1 (en) Index detecting method for the compact disk player system
JPH0528638Y2 (en)
KR860003531Y1 (en) Hangul(korean character) code selector
JPH0229598Y2 (en)
KR0149034B1 (en) Byphase data decoding circuit of optical disc reproducing device
KR940005020Y1 (en) Device for checking index signal in disc
KR0131449B1 (en) A.t.i.p. decorder and interface apparatus of micom
KR900009561Y1 (en) Operating mode detecting circuit of video tape recorder
KR970002677B1 (en) Device to prevent breaking of begining screen in compact disc graphic player
KR970050778A (en) Playback control unit of disc player
JPH0695437B2 (en) Digital level display
JPH08221878A (en) Disk device control method and information processing device
KR950034142A (en) Caption / text editing device and method for double deck VCR

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee