KR870003394Y1 - Signal switching circuit - Google Patents
Signal switching circuit Download PDFInfo
- Publication number
- KR870003394Y1 KR870003394Y1 KR2019850003258U KR850003258U KR870003394Y1 KR 870003394 Y1 KR870003394 Y1 KR 870003394Y1 KR 2019850003258 U KR2019850003258 U KR 2019850003258U KR 850003258 U KR850003258 U KR 850003258U KR 870003394 Y1 KR870003394 Y1 KR 870003394Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- signal
- diode
- circuit
- state signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Picture Signal Circuits (AREA)
Abstract
내용 없음.No content.
Description
본 고안의 회로도.Circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 레벨변화회로 20 : 시그널버퍼 및 차동증폭회로10: level change circuit 20: signal buffer and differential amplifier circuit
Q1, Q2…Q8: 트랜지스터 R1, R2…R21:저항Q 1 , Q 2 . Q 8 : transistors R 1 , R 2 . R 21 : Resistance
D1, D2: 다이오드 IC : 파형정류용집적소자D 1 , D 2 : Diode IC: Integrated Wave Rectifier
D3: 제너다이오드 C1, C2…C5: 콘덴서D 3 : zener diodes C 1 , C 2 . C 5 : condenser
본 고안은 모니터에 인가되는 아날로그 신호 및 디지탈신호의 영상신호(R.G.B)를 모드선택스위치로 절환시킬수 있게한 시그널 전환회로에 관한 것이다.The present invention relates to a signal switching circuit that enables the mode selection switch to switch the image signal (R.G.B) of the analog signal and the digital signal applied to the monitor.
현재 사용되고 있는 모니터는 입력되는 시그널(Signal)의 종류에 따라 아날로그 및 디지탈 모니터로 대별할수 있는데 이는 각기 시그널의 레벨(LEVEL)과 진폭(Amplitude)이 서로 상이하기 때문에 각기 인가되는 시그널에 따라 전용의 모니터가 필요하게 되는 것이었다.Currently used monitors can be divided into analog and digital monitors according to the type of signal input. This is because the level and amplitude of the signals are different from each other. Was needed.
본 고안은 이와 같은 점을 감안하여 두가지의 인터페이스(Interface)회로가 필요없이 서로 다른 시그널을 한입력단자에 공급하여 각 모드로 절환시킬 수 있는 시그널 절환회로를 제공하고자 하는 것을 목적으로하는 것으로 레벨변환회로에서 상호 역구동하는 트랜지스터를 제어하여 차동증폭용트랜지스터의 베이스에 인가되는 상태 신호를 제어하도록 구성시키어 아날로그 및 디지탈상태 신호인가시에 시그널 버퍼 및 차동 증폭회로를 통하여 출력되는 출력회로가 각각 상이하게 구성시켜된 것이다.The present invention aims to provide a signal switching circuit that can switch to each mode by supplying different signals to one input terminal without the need of two interface circuits. The circuit is configured to control the transistors which are driven backwards in the circuit to control the state signal applied to the base of the differential amplification transistor. It is made up.
이를 첨부도면에 의하여 상세히 설명하면 다음과 같다.When described in detail by the accompanying drawings as follows.
본 고안은 입력되는 아날로그 및 디지탈상태신호에 따라 레벨변환회로(10)에서 각 트랜지스터를 제어하여 시그널버퍼 및 차동 증폭회로(20)를 출력하는 것으로 레벨변환회로(10)의 입력단자(3)에는 아날로그 상태신호를 수신시 저전위상태 신호가 입력되고 디지탈 상태신호 수신시에는 고전위 상태 신호가 인가되도록 구성한다.The present invention outputs a signal buffer and a differential amplification circuit 20 by controlling each transistor in the level conversion circuit 10 in accordance with the input analog and digital state signals to the input terminal 3 of the level conversion circuit 10. The low potential state signal is input when the analog state signal is received, and the high potential state signal is applied when the digital state signal is received.
그리고 이 상태신호를 저항(R13)(R14)으로 분배시켜 트랜지스터(Q5)를 구동시켜 저항(R1)(R21)을 통하여 트랜지스터(Q1)(Q7)를 제어할 수 있도록 구성하고 트랜지스터(Q5)의 에미터측에 인버터 및 제너다이오드(D3)를 통한 상태 신호가 저항으로 분배시켜 트랜지스터(Q6)가 도통하도록 구성시켜 저항(R18)(R11)을 통하여 차동 증폭용 트랜지스터(Q3)의 베이스측에 인가되게 구성한 것으로 트랜지스터(Q5)(Q6) 및 트랜지스터(Q7)(Q8)가 상호 역구동하게 구성시켜 시그널버퍼 및 차동증폭회로(20)의 트랜지스터(Q3)(Q4)의 베이스에 인가되는 바이어스 전압을 제어하도록 구성시킨 것이다.The state signal is distributed to the resistors R 13 and R 14 to drive the transistor Q 5 to control the transistors Q 1 and Q 7 through the resistors R 1 and R 21 . And the state signal through the inverter and the zener diode D 3 on the emitter side of the transistor Q 5 is distributed to the resistor so that the transistor Q 6 is conducted so as to be differential through the resistor R 18 (R 11 ). The signal buffer and the differential amplifier circuit 20 are configured to be applied to the base side of the amplifying transistor Q 3 so that the transistors Q 5 , Q 6 , and Q 7 , Q 8 are configured to be reverse driven. The bias voltage applied to the base of the transistors Q 3 and Q 4 is controlled.
그리고 시그널버퍼 및 차동증폭회로(20)는 입력단자(1)에 인가되는 상태신호를 일측으로 저항(R2)에 타측으로 콘덴서(C1)에 인가되게 구성시키고 트랜지스터(Q2)의 구동상태에 따라 다이오드(D1)를 통하여 트랜지스터(Q2)의 베이스측에 인가되게 구성시키고 트랜지스터(Q3)의 에미터측에 인버터(IC1)(IC2)로 구성된 파형 정류용 집적소자(IC)에서 차동증폭용 트랜지스터(Q3)의 베이스측에 인가되게 구성하여 콘덴서(C1)에 인가된 영상신호는 잡일제거용 콘덴서(C2)를 통하여 차동증폭용 트랜지스터(Q4)의 베이스측에 인가되게 구성시킨후 트랜지스터(Q8) 도통 여부에 따라 다이오드(D2)를 통하여 콘덴서(C1)에 인가되는 영상상태신호가 흐르도록 구성하여 아널로그 및 디지탈 상태 신호에 따라 차동증폭용 트랜지스터(Q3)(Q4)가 서로 상반되게 구동하여 저항(R9)(R10)과 콘덴서(C3)를 통하여 출력단자(2)로 출력되게 구성한 것으로 도면중 미설명 부호인 콘덴서는 커플링 콘덴서이며 각 분배저항은 트랜지스터의 바이어스 분배용 저항이다.In addition, the signal buffer and the differential amplification circuit 20 are configured such that the state signal applied to the input terminal 1 is applied to the resistor R 2 on one side and to the capacitor C 1 on the other side, and the driving state of the transistor Q 2 is applied. Is configured to be applied to the base side of the transistor Q 2 via the diode D 1 and the inverter rectifier integrated IC composed of an inverter IC 1 (IC 2 ) on the emitter side of the transistor Q 3 . Is applied to the base side of the differential amplifying transistor Q 3 , and the image signal applied to the capacitor C 1 is transferred to the base side of the differential amplifying transistor Q 4 through the chore removal capacitor C 2 . After configured to be applied to the transistor (Q 8 ) according to whether the conduction through the diode (D 2 ) is configured to flow the image state signal applied to the capacitor (C 1 ) and according to the analog and digital state signal transistor for amplification ( Q 3 ) (Q 4 ) are opposite to each other In the figure, the output capacitor 2 is configured to be output to the output terminal 2 through the resistors R 9 (R 10 ) and the capacitor (C 3 ). Resistance.
이와 같이 구성된 본 고안의 입력단자(1)에는 아날로그 및 디지탈 신호가 모두 입력되는 단자로서 입력된 상태신호는 저항(R2)과 다이오드(D1)를 통하여 트랜지스터(Q2)의 베이스측에 인가됨과 동시에 콘덴서(C1)를 통하여 트랜지스터(Q4)의 베이스측에 인가된다.The input terminal 1 of the present invention configured as described above is a terminal to which both analog and digital signals are input, and the input state signal is applied to the base side of the transistor Q 2 through the resistor R 2 and the diode D 1 . At the same time, the capacitor C 1 is applied to the base side of the transistor Q 4 .
또한 트랜지스터(Q2)의 에미터측의 출력은 집적소자(IC)를 통하여 트랜지스터(Q3)에 인가되는 것으로 출력측의 차동증폭용 트랜지스터(Q3)(Q4)의 출력이 출력단다(2)로 아날로그 및 디지탈 신호를 출력하는 것이다. 따라서 디지탈 영상신호가 입력단자(1)에 인가되면 입력돤자(3)로 고전위 상태신호가 인가되어 트랜지스터(Q5)를 도통하게 되어 일측으로 저항(R21)을 통하여 트랜지스터(Q7)를 도통시켜 트랜지스터(Q8)는 차단상태가되고 다이오드(D2)가 차단 상태가된다.In addition, the emitter output of teocheuk of the transistor (Q 2) is integrated danda through the device (IC) to be applied to the transistor (Q 3) output the output of the differential amplifier transistor (Q 3) (Q 4) for the output side (2) Analog and digital signals are output. Therefore the transistor (Q 7) through the digital video signal is input is applied to (1) is applied to the high potential state signal to the input dwanja 3 becomes conductive the transistor (Q 5) to one side and resistors (R 21) In conduction, transistor Q 8 is in a blocking state and diode D 2 is in a blocking state.
그리고 타측으로 저항(R1)을 통하여 트랜지스터(Q1)를 도통시키게되므로 다이오드(D1)를 통하여 트랜지스터(Q2)에 인가되는 상태신호는 저전위 상태가 된다.Since the other side conducts the transistor Q 1 through the resistor R 1 , the state signal applied to the transistor Q 2 through the diode D 1 becomes a low potential state.
입력단자(1)로 인가되는 디지탈상태 신호는 모두 콘덴서(C1)를 통하여 다이오드(D2)가 차단 상태에서 트랜지스터(Q4)의 베이스측에 인가되므로 차동증폭용 트랜지스터(Q4)를 통하여 디지탈 상태 신호가 출력되게 된다.Through the input terminal 1, a digital state signal are both capacitor (C 1) a via a diode (D 2) is so applied to the base side of the differential amplifier transistor (Q 4) for the transistor (Q 4) in the cut-off state is applied to the The digital status signal is output.
그리고 아날로그 상태 신호가 입력단자(1)에 인가시에는 레벨변환회로(10)의 입력단자(3)에는 저전위 상태신호가 인가되므로 트랜지스터(Q5)가 차단되고 인버터(IC3)를 통한 고전위상태 신호가 트랜지스터(Q6)를 도통시키게되므로 차동증폭용 트랜지스터(Q3)의 베이스측에 고전위상태 신호를 인가시킨다.When the analog state signal is applied to the input terminal 1, since the low potential state signal is applied to the input terminal 3 of the level conversion circuit 10, the transistor Q 5 is cut off and the high voltage through the inverter IC 3 is applied. Since the above state signal conducts the transistor Q 6 , the high potential state signal is applied to the base side of the differential amplifying transistor Q 3 .
시그널버퍼 및 차동증폭회로(20)의 입력단자(1)에 인가되는 아날로그 신호는 트랜지스터(Q1) 차단상태에서 저항(R2)과 다이오드(D1)를 통하여 트랜지스터(Q4)를 구동시키고 파형정류용 집적소자(IC)를 통하여 트랜지스터(Q3)의 베이스 측에 인가되고 저항(R3)(R20)을 통하여 인가되는 상태신호가 트랜지스터(Q4)를 구동시키므로 다이오드(D2)가 순방이 되어 콘덴서(C1)를 통하여 인가되던 상태신호는 다이오드(D2)를 통하여 흐르게 되므로 차동 증폭용 트랜지스터(Q4)가 차단되고 차동증폭용 트랜지스터(Q3)는 도통되어 출력단자(2)로 아날로그 상태 신호가 출력되게되는 것으로 인가되는 디지탈 및 아날로그 영상 신호에 따라 베벨변환회로(10)에서 각 트랜지스터를 제어하여 출력단자(2)로 아날로그 및 디지탈상태 신호를 얻을수 있는 효과가 있는 것이다.The analog signal applied to the input terminal 1 of the signal buffer and the differential amplifier circuit 20 drives the transistor Q 4 through the resistor R 2 and the diode D 1 while the transistor Q 1 is blocked. Since the state signal applied to the base side of the transistor Q 3 through the waveform rectifying integrated device IC and applied through the resistor R 3 and R 20 drives the transistor Q 4 , the diode D 2 . Since the state signal applied through the capacitor C 1 flows through the diode D 2 , the differential amplifying transistor Q 4 is cut off and the differential amplifying transistor Q 3 is turned on to output the output terminal ( 2) the bevel conversion circuit 10 controls each transistor in accordance with the digital and analog video signals applied to output the analog state signal, which has the effect of obtaining analog and digital state signals through the output terminal 2. A.
이상에서와 같이 아날로그 및 디지탈 영상신호가 인가될때에 레벨변환회로에서 시그널버퍼 및 차동증폭회로의 차동증폭용 트랜지스터를 제어할수가 있으며 아날로그 신호인가시에는 파형 정류용 집적소자를 통하여 차동증폭용 트랜지스터에 인가되게 하고 디지탈 상태 신호의 인가시에는 다이오드의 도통여부에 따라 차동증폭용 트랜지스터에 인가되도록 하여 인가되는 영상신호의 종류에 따라 각기 다른 출력회로를 구성함으로써 서로 간섭되는 현상을 방지할수가 있는 것으로 서로 다른 시그널이 한 입력단자에 인가된다하여도 원하는 출력을 얻을 수가 있어 서로 호환성 있는 모니터를 제공할수가 있는 것이다.As described above, when the analog and digital video signals are applied, the differential amplifiers of the signal buffer and the differential amplifier circuit can be controlled by the level conversion circuit, and when the analog signal is applied, the differential amplifier transistors are provided through the waveform rectifying integrated device. When the digital state signal is applied, it is applied to the differential amplification transistor according to the conduction of the diode, so that different output circuits can be configured according to the type of the image signal applied to prevent the phenomenon of mutual interference. Even if different signals are applied to one input terminal, the desired output can be obtained, thus providing a monitor compatible with each other.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019850003258U KR870003394Y1 (en) | 1985-03-25 | 1985-03-25 | Signal switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019850003258U KR870003394Y1 (en) | 1985-03-25 | 1985-03-25 | Signal switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR860012503U KR860012503U (en) | 1986-10-10 |
| KR870003394Y1 true KR870003394Y1 (en) | 1987-10-15 |
Family
ID=19240897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019850003258U KR870003394Y1 (en) | 1985-03-25 | 1985-03-25 | Signal switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR870003394Y1 (en) |
-
1985
- 1985-03-25 KR KR2019850003258U patent/KR870003394Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR860012503U (en) | 1986-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986051A (en) | Signal switching apparatus | |
| US4791383A (en) | High speed current amplifier buffer circuit | |
| US4006370A (en) | Fast turn-off circuit for power transistor | |
| US3585407A (en) | A complementary transistor switch using a zener diode | |
| KR870003394Y1 (en) | Signal switching circuit | |
| US4633095A (en) | Monolithic semiconductor integrated a.c. switch circuit | |
| GB1086490A (en) | Improvements in or relating to transistor receiving circuits | |
| US4649326A (en) | High voltage MOS SCR and power MOSFET "H" switch circuit for a DC motor | |
| US4324989A (en) | Solid-state relay | |
| US4220873A (en) | Temperature compensated switching circuit | |
| GB1104166A (en) | Complementary symmetry transistor amplifier circuit | |
| US3911294A (en) | Driver circuit for high speed gating of a field effect transistor | |
| KR850000869A (en) | Kinesk-driven amplifier stage | |
| US4700282A (en) | Monolithically integratable control circuit having a push-pull output stage for the switching of inductive loads | |
| US3582688A (en) | Controlled hysteresis trigger circuit | |
| US4034241A (en) | Voltage sensitive trigger circuit | |
| KR890015575A (en) | Video display driving device and signal processing system | |
| JPH027532B2 (en) | ||
| JPH0513064Y2 (en) | ||
| US6420804B1 (en) | Circuit for switching direction of current | |
| KR890008297Y1 (en) | Audio/video signal switching circuit | |
| JP2891386B2 (en) | Driver circuit | |
| GB1532060A (en) | Amplification circuits provided with automatic gain control means | |
| KR910006183Y1 (en) | Video mode switching circuit | |
| KR910000104Y1 (en) | Switching circuit for tv and a/v |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 13 |
|
| EXPY | Expiration of term |