KR870000352B1 - A digital data transmission - Google Patents

A digital data transmission Download PDF

Info

Publication number
KR870000352B1
KR870000352B1 KR1019840007817A KR840007817A KR870000352B1 KR 870000352 B1 KR870000352 B1 KR 870000352B1 KR 1019840007817 A KR1019840007817 A KR 1019840007817A KR 840007817 A KR840007817 A KR 840007817A KR 870000352 B1 KR870000352 B1 KR 870000352B1
Authority
KR
South Korea
Prior art keywords
encoder
parity
data
input
word
Prior art date
Application number
KR1019840007817A
Other languages
Korean (ko)
Other versions
KR860005507A (en
Inventor
안영섭
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR1019840007817A priority Critical patent/KR870000352B1/en
Publication of KR860005507A publication Critical patent/KR860005507A/en
Application granted granted Critical
Publication of KR870000352B1 publication Critical patent/KR870000352B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

A data word is divided with two words. They are input into an encoder. And parities are generated by input of encoder. However, frequencies of k/2-multiplier are only input in the encoder circuit. Therefore the method of parity generation is conveniently provided. Encoder circuits (EN1) and (EN2) that consist of multiplexer or EXOR gate or register are connected in parallel. Data word is divided with DW1 and DW2. DW1 inputs sequence of higher numerical index and DW2 inputs sequence of lower numerical index. Code word C(x) generates parity P(x).

Description

멀티채널 진송용 앤코우더의 패리티 생성방법Parity Generation Method of Encoder for Multichannel Transmitter

제1도는 종래의 RS 엔코우더 회로.1 is a conventional RS encoder circuit.

제2도는 제1도의 RS 엔코우더를 이용한 데이타 출력상태도.2 is a data output state using the RS encoder of FIG.

제3도는 본 발명의 RS 엔코우더 회로.3 is an RS encoder circuit of the present invention.

제4도는 제3도의 RS 엔코우터를 이용한 데이타 출력상태도.4 is a data output state using the RS encoder of FIG.

본 발명은 디지탈 데이타의 전송에 있어서 오차 고정 능력이 우수하여 널리 쓰이고 있는 RS코우드(Reed-Solomon 코우드)에 의하여 패리티를 성성하는 방법에 관한 것으로 멀티 채널 전송에 적합한 엔코우더의 패리티 생성 방법을 제공하고자 하는 것이다.The present invention relates to a method for generating parity by RS code (Reed-Solomon code), which is widely used for transmission of digital data. The present invention relates to an encoder parity generation method suitable for multi-channel transmission. It is to provide.

RS 코우드의 패리티 생성 및 오차 고정에 관한 방법은 이미 많이 연구되어 왔다.The method of parity generation and error fixing of RS code has been studied a lot.

일반적으로 RS 코우드를 구성하는 각 심벌의 길이가 m비트인 경우에 패리티 생성 및 고정에 있어서 모든 연산은 m차의 원시 다항식 F(x)에 의하여 정해지는 유한필드GF(2m)상에서 정해진다.In general, when the length of each symbol constituting the RS code is m bits, all operations in parity generation and fixation are determined on the finite field GF (2m) determined by the mth order polynomial F (x).

이때에 주어진 k심벌의 데이타 워드를 d(x)=dk-1Xk-1

Figure kpo00001
dk-2xk-2
Figure kpo00002
…
Figure kpo00003
d·x
Figure kpo00004
d0―(1)식이라 하고 코우드 워드 C(x)=Cn-1Xn-1
Figure kpo00005
Cn-2Xn-2
Figure kpo00006
…
Figure kpo00007
C1X
Figure kpo00008
C0=dk-1Xn-1
Figure kpo00009
dk-2Xn-2
Figure kpo00010
…
Figure kpo00011
d0Xn-k
Figure kpo00012
Pr-1Xn-k-1
Figure kpo00013
Pr-2Xn-k-2
Figure kpo00014
…
Figure kpo00015
P0―(2)식 단, r=n-k라 하면 코우드 워드의 k개의 심벌 Cn-1,Cn-2,…Cn-k+1,Cn-k는 데이타 워드 dk-1,dk-2…d1,d0와 같으며 코우드 워드의 나머지 Cn-k-1,Cn-k-2,…C1,C0는 패리티로서 n-k차 생성다항식 g(x)에 의해 구해지며 그 값은Xn-kd(x)/g(x)의 나머지와같다.The data word of the given k symbol is d (x) = d k-1 X k-1
Figure kpo00001
dk-2x k-2
Figure kpo00002
…
Figure kpo00003
d · x
Figure kpo00004
d 0 ― (1) Codeword C (x) = C n-1 X n-1
Figure kpo00005
C n-2 X n-2
Figure kpo00006
…
Figure kpo00007
C 1 X
Figure kpo00008
C 0 = d k-1 X n-1
Figure kpo00009
d k-2 X n-2
Figure kpo00010
…
Figure kpo00011
d 0 X nk
Figure kpo00012
P r-1 X nk-1
Figure kpo00013
P r-2 X nk-2
Figure kpo00014
…
Figure kpo00015
P 0 ― (2) where r = nk, k symbols of the code word C n-1 , C n-2 ,... C n-k + 1 , C nk denotes data words d k-1 , d k-2 . The same as d 1 , d 0 and the rest of the codewords C nk-1 , C nk-2 ,... C 1 , C 0 is the parity obtained by the nk order polynomial g (x), whose value is equal to the remainder of X nk d (x) / g (x).

따라서 Xn-kd(x)=g(x)Q(x)

Figure kpo00016
p(x)―(3)식으로 나타낼 수 있으며 결과적으로Thus X nk d (x) = g (x) Q (x)
Figure kpo00016
p (x)-(3), and consequently

Figure kpo00017
Figure kpo00017

이 되며 식 (3)식에 의하여By the formula (3)

(cx)=xn-kd(x)

Figure kpo00018
p(x)=g(x)Q(x)p(x)=g(x)Q(x)―(5)식이 된다.(cx) = x nk d (x)
Figure kpo00018
p (x) = g (x) Q (x) p (x) = g (x) Q (x)-(5)

그리고 생성다항식 g(x)는 코우드 워드 (cx)의 인수가 됨을 알 수 있고 일반적으로 RS 코우드에서 g(x)

Figure kpo00019
로 주어지므로 식 (5)에 의해서We can see that the polynomial g (x) is an argument of the codeword (cx), and in general, g (x) in the RS code
Figure kpo00019
Is given by Eq. (5)

Figure kpo00020
Figure kpo00020

Figure kpo00021
Figure kpo00021

―(6)식으로 n-k개의 연립 방정식을 만족하게 된다.(N) satisfies n-k simultaneous equations.

따다서 C=(Cn-1, Cu -2…C1,C0)로 주어진 코우드 워드가 RS 코우드로 되기 위한 필요 충분 조건은Therefore, a sufficient condition for the code word given by C = (C n-1 , C u -2 … C 1 , C 0 ) to be RS code is

행렬(HP)는Matrix (HP)

Figure kpo00022
―(7)식에 대하여 HP, C=0―(8)식을 만족하는 것이라 할 수 있으며 0을 만족하는 경우 에러가 없는 것을 알 수 있다.
Figure kpo00022
It can be said that HP and C = 0-(8) are satisfied with respect to the expression (7). If the expression is satisfied with 0, there is no error.

결국 RS 코우드의 패리티 생성 회로는 Xu-k을 곱하는 멀티플라이어회로와

Figure kpo00023
Figure kpo00024
으로 나누어 나머지를 구하는 회로가 되므로 제1도에 도시된 회로에 k개의 데이타를 입력시킴으로서 패리티를 구할 수 있다는 것은 널리 알려져 있다.After all, the parity generation circuit of RS code is a multiplier circuit multiplied by Xu -k .
Figure kpo00023
Figure kpo00024
Since it becomes a circuit for dividing by the remainder, it is widely known that parity can be obtained by inputting k data into the circuit shown in FIG.

즉, 제1도에서 입력단자(1N)로 데이타(DATA)가 입력되면 멀티플라이어(Mr-1, Mr-2…M1,M0) 및 EXOR 게이트(OA)(Or-1, Or-2…O1,O0)에 연산된 값이 각 레지스터(RTr-1, RTr-2…RT1, RT0)를 통하여 출력되게 RS 엔코우더 회로를 구성한 것을 알 수 있으며 제2도의 회로와 같이 데이타 전송 선로로 데이타 워드(d(x))가 입력되면 RS 엔코우더(EN)를 통하여 패리티(P(x))가 출력되어 코우드 워드(C(x))는 데이타 워드(d(x))에 패리티(p(x))를 더한 것을 값으로 나타남을 알 수 있다.That is, when data DATA is input to the input terminal 1N in FIG. 1, the multipliers Mr-1, Mr-2 ... M 1 , M 0 and the EXOR gate OA (Or-1, Or-2) It can be seen that the RS encoder circuit is configured so that the value calculated in… O 1 , O 0 ) is output through each register (RTr-1, RTr-2… RT 1 , RT 0 ). When the data word d (x) is input to the transmission line, the parity P (x) is output through the RS encoder EN so that the code word C (x) is the data word d (x). It can be seen that the parity (p (x)) is added to the value.

그러나 멀티 채널 전송에 있어서 병렬 엔코우딩을 할 경우에는 하나의 코우드 워드(C(x))를 생성하기 위해서는 k개의 채널의 데이타가 엔코우더(EN)로 입력되어야 하게 n-k개의 패리티(p(x))가 출력되어야 하기 때문에 채널당 데이타 전송 속도의 n배의 주파수가 엔코우더(EN)에 필요하기 된다.However, in the case of parallel encoding in multi-channel transmission, in order to generate one code word C (x), k channel data must be input to the encoder EN so that nk parity p (x Since)) must be output, the encoder EN needs to have a frequency n times the data rate per channel.

따라서 데이타 전송 속도가 클 경우에는 엔코우더가 인가시키는 클럭 주파수의 값이 너무 커서 엔코우더회로에서 에터를 유발시키게 되는 원인이 되므로 채널수를 줄이거나 채널당 전송 속도를 낮추어야 되는 폐단이 있는 것이었다.Therefore, when the data transfer rate is large, the clock frequency applied by the encoder is too large, which causes the encoder circuit to cause an ether, thus reducing the number of channels or reducing the transmission rate per channel.

본 발명의 목적은 멀티 채널의 전송에 있어서 채널당 데이타 전송 속도를 k/2배의 주파수로서 패리티 생성을 가능케 함으로써 엔코우더에 인가되는 주파수를 반감시킬 수 있게 하여 채널당 전송 속도를 두배로 증가시키는 엔코우더 회로를 제공하고자 하는 것으로 데이타 워드를 두 부분으로 나누어 일측 데이타 워드는 높은 저수순으로 입력시키고 타측 데이타 워드는 낮은 저수순으로 입력시키어 RS 엔코우드에서 발생되는 패리티를 더함으로써 최종적인 멀티채널 패러티를 구할 수 있게 한 것이다.An object of the present invention is to enable the parity generation as k / 2 times the data transmission rate per channel in multi-channel transmission, thereby halving the frequency applied to the encoder, thereby doubling the transmission rate per channel. In order to provide a circuit, the data word is divided into two parts and one data word is input in a high low order, and the other data word is input in a low low order to add the parity generated in the RS encoder to obtain a final multichannel parity. It was made possible.

이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.

제3도는 본 발명의 RS 엔코우더 회로로서 입력단자(TN1)로 인가되는 데이타 워드(DW1)가 EXOR 게이트(OA)(or-1, or-2…o1, o0) 및 멀티플라이어 (Mr-1, Mr-2…M1, M0)로 연산되어 각 래지스터(RTr-1, RTr-2…RT1, RT0)에 입력되게 엔코우더부(EN1)를 구성시키고 입력단자(TN2)로 인가되는 데이타 워드(DW2)는 EXOR 게이트(OB)(Ior-1, Ior-2…I0Io0)및 멀티플라이어(IMr-1, IMr-2, …IM1, IM0)로 연산되어 각 래지스터(IRTr-1, IRTr-2, …IRT1, IRTO)에 입력되도록 엔코우더부(EN2)를 구성시킨 후 엔코우더부(EN1)(EN2)의 출력이 각 EXOR 게이트(Dor-1, Dor-2…D1,D0)를 통하여 패리티(p(x))로 출력되게 구성한 것으로 여기서 데이타 워드(DW1)(DW2)는 제1도의 데이타 워드(d(x))를 각각 높은 지수 차순 및 낮은 지수 차순으로 나눈 것이다.3 shows an RS encoder circuit of the present invention, in which a data word DW 1 applied to an input terminal TN 1 is an EXOR gate OA (or-1, or-2, o 1 , o 0 ) and a multiplier. The encoder unit (EN 1 ) is configured to be input to each register (RTr-1, RTr-2… RT 1 , RT 0 ) by operation of (Mr-1, Mr-2… M 1 , M 0 ). The data word DW 2 applied to the terminal TN 2 includes the EXOR gates OB (Ior-1, Ior-2… I 0 Io 0 ) and the multipliers IMr-1, IMr-2,… IM 1 , IM 0 ) to configure the encoder unit EN 2 to be input to each register (IRTr-1, IRTr-2,… IRT 1 , IRTO) and then the encoder unit EN 1 (EN 2 ) The output is configured to be output as parity p (x) through each EXOR gate (Dor-1, Dor-2… D 1 , D 0 ), where data word DW 1 (DW 2 ) is the data of FIG. The word d (x) is divided by the high exponential order and the low exponential order, respectively.

제4도는 제3도의 RS 엔코우더를 이용한 데이타 출력 상태도로서 데이타 워드(DW1)(DW2)의 지수 차수가 서로 역순으로 데이타 워드(DW1)는 지수가 높은 순으로부터 데이타 워드(DW2)는 지수가 낮은 순으로부터 입력되게 하여 엔코우더 회로(EN1)(EN2)를 통하여 페리티(p(x))가 출력되며 이 패리티는 코우드 워드(C(x))의 중간 부분에 위치하는 것을 도시하고 있는 것이다.The fourth turning data as output a state diagram of data words (DW 1) an index order of (DW 2) a reverse sequence of data words (DW 1) is a data word from the order of the index higher by a third-degree RS encoded woodeo (DW 2) Outputs a parity (p (x)) through the encoder circuit (EN 1 ) (EN 2 ) so that the exponent is input in descending order, and this parity is located in the middle of the code word (C (x)). It is showing what to do.

이와 같이 구성된 본 발명에서 (n,k)코우드(code)의 경우 상기 식(1)의 데이타 워드로서 식(2)의 코우드 워드와 같이 하위 n-k 심벌을 패리티로 하지 않게 패리티의 위치를 코우드 워드(c(x))의 가운데 위치하도록 식 (2)를 다음과 같이 변경한다.In the present invention configured as described above, in the case of the (n, k) code, the location of the parity is coded so that the lower nk symbol is not set as the parity as the code word of Equation (2). Equation (2) is modified as follows to be centered in the wood word (c (x)).

Figure kpo00025
Figure kpo00025

단 =n-kOnly = n-k

이 (9)식의 코우드 워드를 두 부분으로 나누면If you divide the codeword of this expression (9) into two parts,

Figure kpo00026
Figure kpo00026

과 같이 두 개의 (n-k/2, k/2)코우드를 만들 수 있다.You can make two (n-k / 2, k / 2) codes as

식 (10-1)의 C1(X)코우드는 제1도와 같이 g(x)=

Figure kpo00027
=xn-k
Figure kpo00028
gn-k-1xn-k-1
Figure kpo00029
…
Figure kpo00030
g0를 생성다항식으로 하는 엔코우드 회로에 dk-1, dk-2…dk/2의 k/2개의 데이타를 입력시킴으로써 패리티 P0,│, P1,│… Pr-1,│를 생성할 수 있음을 알 수 있다.The C 1 (X) code in Eq. (10-1) is equal to that of g.
Figure kpo00027
= x nk
Figure kpo00028
gn-k-1x nk-1
Figure kpo00029
…
Figure kpo00030
the encoded wood circuit for the generator polynomial g 0 to d k-1, d k- 2 ... parity P 0 , |, P 1 , |... It can be seen that Pr-1, | can be generated.

식(10-2)의 C2(x) 코우드는 식(10-1)과 비교하여 볼 때 x의 지수의 부호가 바뀐 형태이므로 이는

Figure kpo00031
Figure kpo00032
를 생성 다항식으로 엔코우더 회로에 d0, d1…dk/2-1의 k/2개의 데이타를 입력시킴으로써 패리티 (PT)인 P0,2,P1,2…Pr-1,2를 생성할 수 있는 것이다. 결과적으로 Pr-1=Pr-1,│
Figure kpo00033
Pr-1,2,Pr-2=Pr-2,│
Figure kpo00034
Pr-2,2…P0=P0,│
Figure kpo00035
P0,2를 만족하는 패리티가 생성됨을 알 수 있으며 식 (8)의 등식을 만족하는 RS 코우드임을 알 수가 있다.The C 2 (x) code of Eq. (10-2) is a change in the sign of the exponent of x, compared to Eq. (10-1).
Figure kpo00031
Figure kpo00032
Produces a polynomial in the encoder circuit d 0 , d 1 . By inputting k / 2 data of d k / 2-1, parity (PT) P 0 , 2 , P 1 , 2 ... P r-1 , 2 can be generated. As a result, P r-1 = P r-1 , │
Figure kpo00033
P r-1 , 2 , P r-2 = P r-2 , │
Figure kpo00034
P r-2 , 2 ... P 0 = P 0 , │
Figure kpo00035
It can be seen that the parity satisfying P 0 , 2 is generated and that the RS code satisfies the equation of Equation (8).

따라서 제3도와 같이 회로에 데이타 워드(DW1)(DW2)를 입력시키면 제4도에서 데이타 워드(DW1)는 높은 지수 차순으로 입력되어 엔코우더 회로(EN1)를 통하여 상부 코우드 워드 C(x)의 히부에 페리티가 출력하게 되며 데이타 워드(DW2)는 낮은 지수 차순으로 입력되어 엔코우더 회로(EN2)를 통하여 하부 코우드(C(x))의 상부에 패리티가 생기게 되므로 전체의 패리티(P(x))는 p(x)=P1+P2로 나타낼 수 있으며 P1는 데이타 워드(DW1)에 의하여 발생되는 패러티이며 P2는 데어다 워드(DW2)에 의하여 발생되는 패리티이다. 따라서 본 발명은 일정한 데이타에 의하여 k의 주파수로 발생되는 패리티를 k/2의 주파수를 엔코우더 회로에 입력시키어 동일한 패리티를 얻을 수 있는 효과가 있는 것으로 멀티 채널의 전송시에 적합한 방법임을 알 수 있는 것이다.Accordingly, when the data word DW 1 (DW 2 ) is input to the circuit as shown in FIG. 3, the data word DW 1 is input in the high exponential order in FIG. 4 and the upper code word is transmitted through the encoder circuit EN 1 . Periphery is output to the head of C (x) and data word DW 2 is input in low exponential order to generate parity on top of lower code C (x) through encoder circuit EN 2 . Therefore, the overall parity (P (x)) can be represented by p (x) = P 1 + P 2 , where P 1 is the parity generated by the data word (DW 1 ) and P 2 is the dare word (DW 2 ). Parity caused by. Therefore, the present invention has the effect of obtaining the same parity by inputting the frequency of k / 2 to the encoder circuit with the parity generated at the frequency of k by the constant data. will be.

이상에서와 같이 본 발명은 데이타 워드를 두 개의 데이타 워드로서 분리하여 각기 다른 치수의 차순으로 데이타 워드가 인가되도록 한 후 엔코우더 회로에 입력시키어 원하는 패리티를 생성할 수 있는 것으로 k/2배 주파수단을 엔코우더 회로에 인가시킬 수가 있어 멀티 채널 전송시에 편리한 멀티 채널 전송용 엔코우더의 패러티 생성 방법을 제공할 수가 있는 것이다.As described above, the present invention divides a data word into two data words, allows data words to be applied in the order of different dimensions, and then inputs them to an encoder circuit to generate a desired parity. Can be applied to an encoder circuit, thereby providing a method for generating parity of an encoder for multi-channel transmission which is convenient for multi-channel transmission.

Claims (1)

멀티플렉서 및 EXOR 게이트나 레지스터로 구성시킨 엔코우더 회로(EN1)(EN2)를 병렬로 연결시킨 후 EXOR 게이트를 통하여 출력되도록 하되 입력되는 데이타 워드(d(x))를 두 개로 나누어 데이다 워드(DW1)는 높은 지수순으로 입력시키고 데이타 워드(DW2)는 낮은 지수순으로 입력시키어 코우드워드(C(x))사이에 패리티(p(x))가 생성되도록 하는 멀티채널 전송용 엔코우더의 패리티 생성방법.Connect the multiplexer and encoder circuits EN 1 (EN 2 ) composed of EXOR gates or registers in parallel, and output them through the EXOR gate, but divide the input data word (d (x)) into two. Encoder for multi-channel transmission that inputs (DW 1 ) in high exponential order and data words (DW 2 ) in low exponential order to generate parity (p (x)) between codewords (C (x)). How to create parity for wood.
KR1019840007817A 1984-12-11 1984-12-11 A digital data transmission KR870000352B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019840007817A KR870000352B1 (en) 1984-12-11 1984-12-11 A digital data transmission

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019840007817A KR870000352B1 (en) 1984-12-11 1984-12-11 A digital data transmission

Publications (2)

Publication Number Publication Date
KR860005507A KR860005507A (en) 1986-07-23
KR870000352B1 true KR870000352B1 (en) 1987-03-04

Family

ID=19236560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840007817A KR870000352B1 (en) 1984-12-11 1984-12-11 A digital data transmission

Country Status (1)

Country Link
KR (1) KR870000352B1 (en)

Also Published As

Publication number Publication date
KR860005507A (en) 1986-07-23

Similar Documents

Publication Publication Date Title
Yeh et al. Systolic multipliers for finite fields GF (2 m)
US4037093A (en) Matrix multiplier in GF(2m)
EP0154538B1 (en) Parity and syndrome generation for error and correction in digital communication systems
US4584686A (en) Reed-Solomon error correction apparatus
US7502988B2 (en) Decoding and error correction for algebraic geometric codes
EP0265180A2 (en) Multiplier in a galois field
EP0112988A2 (en) Syndrome processing for multibyte error correcting systems
KR100202206B1 (en) Data processing apparatus for calculating a multited element of a finite field
JPWO2011142133A1 (en) Error correction code processing method and apparatus
RU2008148940A (en) ERROR CORRECTION METHOD AND DEVICE
EP0233075A2 (en) Method and apparatus for generating error detection check bytes for a data record
Patel et al. Optimal rectangular code for high density magnetic tapes
Bras-Amorós Acute semigroups, the order bound on the minimum distance, and the Feng-Rao improvements
JPH09505952A (en) Programmable redundancy / syndrome generator
KR870000352B1 (en) A digital data transmission
US20050188291A1 (en) Error locating methods and devices for algebraic geometric codes
KR20040044589A (en) A Soft-Input Decoding Method of Reed-Muller Codes Using Majority Logic and Apparatus thereof
US4298981A (en) Decoding shortened cyclic block codes
WO1991020028A1 (en) Universal galois field multiplier
JP3241851B2 (en) Error correction decoding device
Trumpis CONVOLUTIONAL CODING FOR M-ARY CHANNELS.
Mursanto Generic reed solomon encoder
EP1037148A1 (en) Error coding method
Furness et al. GF (2m) multiplication over triangular basis for design of Reed-Solomon codes
Smith et al. Design automation of Reed-Solomon codecs using VHDL

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030227

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee